特許

J-GLOBAL ID：200903062559656330

不揮発性半導体記憶装置

発明者： 塩山 和友
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2001-192711
公開番号（公開出願番号）：特開2003-007075
出願日： 2001年06月26日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 ポンプ回路が停止されるときに、ポンプ回路内の各ノードにチャージされた電荷をディスチャージさせて高電圧によるストレスを減らし、ポンプ回路の動作信頼性を向上させる。【解決手段】 昇圧用キャパシタc1と、イコライズ用トランジスタt1と、トランジスタt1のゲート電圧を昇圧するキャパシタc2と、前段の電圧をトランジスタt1のゲート電圧に接続するトランジスタs1とからなるポンプセルを複数段備えたポンプ回路において、トランジスタt1のドレインとキャパシタc1の一方の電極との接続点と、トランジスタt1のゲート電極とに、ディスチャージ用トランジスタtrgd1、chgd1を接続する。ポンプ回路停止時に、各ディスチャージ用トランジスタを導通状態にして、高電圧となっているノードtrg1、chg1を電源電圧以下の電位にディスチャージさせる。

請求項（抜粋）：

複数のメモリセルからなるメモリアレイと、該メモリセルを選択するために該メモリセルに接続されると共に互いに交差して設けられた複数のワード線および複数のビット線と、外部から入力されたアドレスによって該ワード線を選択する行デコーダおよび該ビット線を選択する列デコーダとを含む複数のメモリブロックと、該メモリアレイに対してデータの書き込みまたは消去を行う際に必要な電圧を、該行デコーダおよび該列デコーダを介して該メモリアレイに供給するための少なくとも1つの高電圧発生回路とを備え、該高電圧発生回路は複数段の基本ポンプセルから構成され、該基本ポンプセルは、電圧を昇圧するための昇圧用キャパシタと、前段の電圧を後段に接続するためのイコライズ用トランジスタと、該イコライズ用トランジスタのゲート電圧を昇圧するためのキャパシタと、前段の電圧を該イコライズ用トランジスタのゲート電圧に接続するためのトランジスタとを有する不揮発性半導体記憶装置において、該高電圧発生回路の内部で高電圧となるノードに接続され、該高電圧発生回路を停止する際に、該ノードを電源電圧以下の電位にディスチャージするディスチャージ回路と、該ディスチャージ回路を制御する制御回路とを備えている不揮発性半導体記憶装置。

IPC (3件)：

G11C 16/06 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

G11C 17/00 632 Z ,  H01L 27/04 G ,  H01L 27/04 H ,  G11C 17/00 632 A

Fターム (13件)：

5B025AD03 ,  5B025AD09 ,  5B025AD10 ,  5B025AD11 ,  5B025AD14 ,  5B025AE08 ,  5F038AV08 ,  5F038BG05 ,  5F038BG08 ,  5F038BH03 ,  5F038BH07 ,  5F038BH15 ,  5F038EZ20

引用特許：

審査官引用 (1件)

• チャージポンプ回路
  公報種別：公開公報   出願番号：特願平10-348427   出願人：シャープ株式会社