特許
J-GLOBAL ID：200903062595393923
ヘテロ接合バイポーラトランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平10-131901
公開番号（公開出願番号）：特開平11-330087
出願日： 1998年05月14日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 ヘテロ接合バイポーラトランジスタにおいて、高信頼性動作を維持し、しかも高周波特性の高いデバイス構造と、その製造方法を提供する。【解決手段】 本発明によるヘテロ接合バイポーラトランジスタは、半導体基板10上に、III-V族化合物半導体で形成されたn型コレクタ層12、p型ベース層13、ベース層より禁制帯幅が大きいn型エミッタ層14が、この順に積層構造を成し、n型コレクタ層の一部が外部コレクタ領域として露出され、p型ベース層の一部が外部ベース領域として露出され、それぞれエミッタ電極18、ベース電極17、コレクタ電極16が形成された構造において、エミッタ層の一部が外部ベース領域全面を覆う構造であり、外部ベース領域にあるエミッタ層上に、p型不純物が少なくとも1×1018cm-3以上ドーピングされた高濃度p型半導体層19を選択成長により積層し、この高濃度p型半導体層上にベース電極が形成されることを特徴としている。
請求項（抜粋）：
半導体基板上に、III-V族化合物半導体で形成されたn型コレクタ層、p型ベース層、ベース層より禁制帯幅が大きいn型エミッタ層が、この順に積層構造を成し、前記n型コレクタ層の一部が外部コレクタ領域として露出され、前記p型ベース層の一部が外部ベース領域として露出され、それぞれエミッタ電極、ベース電極、コレクタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、前記エミッタ層の一部が外部ベース領域全面を覆う構造であり、外部ベース領域にあるエミッタ層上に、p型不純物が少なくとも1×1018cm-3以上ドーピングされた高濃度p型半導体層が積層され、該高濃度p型半導体層上にベース電極が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
