特許

J-GLOBAL ID：200903062616525825

バイパス回路

発明者： ジェームズ・エル・ホワイト
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 岡田 次生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-320976
公開番号（公開出願番号）：特開2000-215151
出願日： 1999年11月11日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】高可用性コンピュータ・システムに用いられる信頼性の高い、フォルト・トレラントな複数周辺デバイス筐体を提供する。【解決手段】筐体内部の誤動作周辺デバイスのみならず筐体自体の誤動作を診断および分離するため、3段階ポート・バイパス制御回路を使用する。このバイパス制御回路は、通信媒体からのIN入力、通信媒体へのOUT出力、上記デバイスへの上記IN入力のPout出力、上記デバイスからのPin入力、上記デバイスからの制御信号線SD出力および多重化コンポーネントを備え、該多重化コンポーネントが、IN入力、上記Pin入力およびFB制御信号を受け取って、FB制御信号が第1の状態にある時Pin入力を上記OUT出力に出力し、FB制御信号が第2の状態にある時IN入力をOUT出力に出力する用に機能する。

請求項（抜粋）：

デバイスによる通信媒体へのアクセスを制御する、外部から制御可能なバイパス回路であって、該バイパス回路が、上記通信媒体からのIN入力と、上記通信媒体へのOUT出力と、上記デバイスへの上記IN入力のPout出力と、上記デバイスからのPin入力と、上記デバイスからの制御信号線SD出力と、多重化コンポーネントと、を備え、該多重化コンポーネントが、上記IN入力、上記Pin入力および FB制御信号を受け取って、上記FB制御信号が第1の状態にある時上記Pin入力を上記OUT出力に出力し、上記FB制御信号が第2の状態にある時上記IN入力を上記OUT出力に出力する、バイパス回路。

IPC (3件)：

G06F 13/14 330 ,  G06F 3/06 540 ,  G06F 11/20 310

FI (3件)：

G06F 13/14 330 E ,  G06F 3/06 540 ,  G06F 11/20 310 K

引用特許：

審査官引用 (1件)

• ファイバ・チャネル調停動的ループ・サイジング
  公報種別：公開公報   出願番号：特願平10-083870   出願人：ヒューレット・パッカード・カンパニー