特許
J-GLOBAL ID:200903062660213466

半導体表示装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平9-148540
公開番号(公開出願番号):特開平10-319440
出願日: 1997年05月22日
公開日(公表日): 1998年12月04日
要約:
【要約】【課題】 均一なセル厚を有し、良好な表示特性を示す半導体表示装置を提供する。【解決手段】 画素TFTと駆動回路TFTとが同一基板上に一体形成された、アクティブマトリクス型半導体表示装置において、画素領域と駆動回路領域との間に配置されたギャップ保持材によってセルギャップの制御を行う。これにより、半導体表示装置全体にわたって均一なセル厚を得ることができる。また、従来の粒形のスペーサを用いないので、アクティブマトリクス基板と対向基板との貼り合わせ時に、駆動回路TFTには応力が生じることがない。よって、駆動回路TFTにダメージを与えることを防ぐことができる。
請求項(抜粋):
複数の薄膜トランジスタと前記複数の薄膜トランジスタに電気的に接続された複数の画素電極とを少なくとも有する画素領域と、前記複数の薄膜トランジスタを駆動する複数の薄膜トランジスタによって構成される複数の駆動回路を少なくとも有する、前記画素領域とは別の場所に設けられる駆動回路領域と、下地基板と、を少なくとも備える第1の基板と、前記第1の基板に対向する第2の基板と、複数のギャップ保持材と、前記第1の基板に対向する第2の基板とを張り合わせるシール剤と、を少なくとも備える半導体表示素子であって、前記下地基板の表面から前記画素領域の表面までの距離と、前記下地基板の表面から前記駆動回路領域の表面までの距離とは、異なり、前記複数のギャップ保持材は、前記画素領域および前記駆動回路領域以外の領域に形成される半導体表示装置。
IPC (3件):
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/786
FI (3件):
G02F 1/136 500 ,  G02F 1/1345 ,  H01L 29/78 612 B
引用特許:
出願人引用 (5件)
  • 特開平3-127028
  • 液晶表示素子およびその製造方法
    公報種別:公開公報   出願番号:特願平7-237193   出願人:シャープ株式会社
  • 液晶表示素子
    公報種別:公開公報   出願番号:特願平5-042868   出願人:株式会社東芝
全件表示
審査官引用 (3件)
  • 液晶表示素子
    公報種別:公開公報   出願番号:特願平5-042868   出願人:株式会社東芝
  • 強誘電性液晶表示セル
    公報種別:公開公報   出願番号:特願平5-270796   出願人:三洋電機株式会社
  • 液晶表示装置
    公報種別:公開公報   出願番号:特願平7-080754   出願人:株式会社半導体エネルギー研究所

前のページに戻る