順不同の書き込み動作を実行するように構成されたディスク制御装置

発明者： , ,
出願人/特許権者：
代理人 (4件)：鈴木崇生 , 梶崎弘一 , 尾崎雄三 , 谷口俊彦
公報種別：公表公報
出願番号（国際出願番号）：特願2002-521285
公開番号（公開出願番号）：特表2004-507023
出願日： 2001年07月17日
公開日（公表日）： 2004年03月04日
要約：

【課題】ディスク制御装置によって受け取られた順序以外の順序で書き込み動作を実行すること。【解決手段】ハードディスク装置はディスクと、制御装置マイクロプロセッサーと、ホストバスインターフェースと、バッファメモリーと、バッファメモリー制御装置と、ディスクフォーマッターとを含む。バスインターフェースは書き込み動作を受け取り、バッファメモリー制御装置は動作が受け取られる相対的順序でバッファメモリーの対応する書き込み動作データを記憶する。バッファメモリー制御装置は次に書き込み動作のデータをバッファメモリーから、データをフォーマット化してディスクに書き込むディスクフォーマッターに転送する。バッファメモリー制御装置はバッファメモリーへの読み出しおよび書き込みアクセスを制御する。バッファメモリー制御装置は1組のアドレスレジスターと1組のブロックカウントレジスターを含む。マイクロプロセッサーは2個以上の書き込み動作のデータのバッファメモリー内のアドレスをアドレスレジスターにロードする。マイクロプロセッサーは対応する動作のブロック内の大きさをブロックカウントレジスターにロードする。マイクロプロセッサーは次に、バッファメモリー制御装置に一つのコマンドを出してアドレスレジスターとブロックカウントレジスターによって識別されたデータをバッファメモリーからディスクフォーマッターに転送する。アドレスレジスターとブロックカウントレジスターによって、バッファメモリー制御装置がいくつかの書き込み動作のデータをいかなる順序でも転送できるようになる。以前のバッファ制御装置は一般にデータがバッファメモリーに記憶されたのと同じ順序でしかいくつかの書き込み動作のデータを転送できない。【選択図】図8

請求項（抜粋）：

ハードディスク制御装置のためのバッファメモリー制御装置であって、バッファメモリーとディスクの書き込みヘッドの間で書き込み動作データをバッファに入れるように構成されたデータバッファと、バッファメモリー内に記憶された対応する書き込み動作データの位置を識別するアドレスを複数の書き込み動作のそれぞれに対して記憶するように構成された複数のアドレスレジスターと、少なくともアドレスレジスターに記憶された対応するアドレスに基づいて、対応する書き込み動作データを書き込み動作のそれぞれに対してバッファメモリーからデータバッファに転送するように構成された制御装置論理とを含む、バッファメモリー制御装置。

IPC (2件)：

G11B20/10 , G11B20/12

FI (3件)：

G11B20/10 A , G11B20/10 D , G11B20/12

Fターム (7件)：

5D044BC01 , 5D044BC04 , 5D044CC04 , 5D044DE12 , 5D044EF03 , 5D044HH02 , 5D044HL11

引用特許：

審査官引用 (4件)

ディスク装置及びバッファ管理方法
公報種別：公開公報出願番号：特願平9-280133 出願人：松下電器産業株式会社
ディスク型記憶装置の制御装置
公報種別：公開公報出願番号：特願平4-193504 出願人：新潟日本電気株式会社
特開平3-183067

全件表示

前のページに戻る