特許
J-GLOBAL ID:200903062692223110

並列処理方法及びその装置

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平9-002665
公開番号(公開出願番号):特開平10-198798
出願日: 1997年01月10日
公開日(公表日): 1998年07月31日
要約:
【要約】 (修正有)【課題】入力信号に応じて能力と経済性が最適な構成の並列形信号処理方法、プロセッサエレメントを増やす方法、及び処理速度を向上させる方法の提供。【解決手段】同期信号を処理装置に供給し、並列処理ユニットへの分割を効率的に行う。ローカルバスからのデータと制御信号を制御装置を会して、プロセッサユニット内の30プロセッサエレメント・31メモリ・32専用モジュール・43プログラムメモリに送り、コンパイラにより各処理の複雑さ等の情報を各処理にヘッダ情報として付加し、処理を処理内容や要求速度に応じてソフトウェア処理のプロセッサエレメントとハードウェア処理の専用モジュールとに分割し、プロセッサユニットとプロセッサエレメント・メモリ・専用モジュール・プログラムメモリの動作状態をそれぞれ36aプロセッサユニットステータス信号と36ステータス信号で認識し、プロセッサユニットの動作不良を防止し、処理を効率的に行う。
請求項(抜粋):
デジタル信号を順次入力する手段と、該デジタル信号を分割する一つ以上の分配器と、前記分割されたデジタル信号を処理する一つ以上のプロセッサと、前記プロセッサで処理された一つ以上の処理結果を統合する一つ以上の統合器を有する並列処理装置において、該入力デジタル信号を単位化することが可能な単位化信号を入力する手段を設け、該単位化信号によって前記分配器による入力デジタル信号の分割を行い、前記プロセッサで入力デジタル信号を並列に処理することを特徴とする並列処理装置。
IPC (4件):
G06T 1/20 ,  G01N 21/88 ,  G06F 11/22 310 ,  H01L 21/66
FI (4件):
G06F 15/66 K ,  G01N 21/88 J ,  G06F 11/22 310 V ,  H01L 21/66 J
引用特許:
審査官引用 (2件)

前のページに戻る