半導体装置

発明者： ,
出願人/特許権者：
代理人 (2件)：高田守 , 高橋英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2005-196246
公開番号（公開出願番号）：特開2007-019080
出願日： 2005年07月05日
公開日（公表日）： 2007年01月25日
要約：

【課題】低誘電率膜を用いた半導体装置において、半導体チップの端部付近のクラック発生を抑制する。【解決手段】半導体チップ端部の側面には、低誘電率膜(比誘電率3.5以下)および非低誘電率膜の積層膜が露出している。この積層膜のうち、低誘電率膜17、20、23の端部を非低誘電率膜の端部から後退させて溝部40a、40b、40cを形成し、半導体チップの端部に低誘電率膜が露出しない構造とする。このような構造とすることにより、モールド樹脂35が低誘電率膜に接触することを防止できる。これにより、モールド樹脂35の熱ストレスが低誘電率膜に直接伝わることを防止し、クラックの発生を抑制することができる。【選択図】図1

請求項（抜粋）：

半導体チップの回路領域を囲むように設けられたシールリングと、前記回路領域およびシールリングを覆い、比誘電率が3.5以下の低誘電率膜の上層および下層に比誘電率が3.5より大きい非低誘電率膜を積層した積層膜を含み、前記低誘電率膜の端部が前記非低誘電率膜の端部から後退した溝部を側面に有する絶縁膜と、前記絶縁膜を覆う封止部材とを備え、前記溝部には、前記封止部材が埋め込まれていないことを特徴とする半導体装置。

IPC (2件)：

H01L 21/320 , H01L 23/52

FI (1件)：

H01L21/88 S

Fターム (15件)：

5F033HH08 , 5F033HH11 , 5F033JJ08 , 5F033JJ11 , 5F033JJ19 , 5F033KK11 , 5F033MM01 , 5F033MM02 , 5F033QQ09 , 5F033QQ11 , 5F033QQ18 , 5F033TT01 , 5F033VV00 , 5F033XX17 , 5F033XX18

引用特許：

出願人引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願2002-234387 出願人：株式会社ルネサステクノロジ

前のページに戻る