特許
J-GLOBAL ID:200903062896167112

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人コスモス特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2006-281198
公開番号(公開出願番号):特開2008-098554
出願日: 2006年10月16日
公開日(公表日): 2008年04月24日
要約:
【課題】ゲート電極の多結晶半導体とダイオードの多結晶半導体とを,同一の工程にて成膜しつつ,それぞれの要求特性に十分に合わせることにより,同一チップ上にダイオードを持ちつつゲート電極のスイッチング速度を確保した半導体装置を,少ない工程数で製造すること。【解決手段】基板上のデバイス領域とダイオード領域とにわたる多結晶半導体層を成膜し,多結晶半導体層をパターニングしてゲート電極の部分とダイオードの部分とを形成し,多結晶半導体層の上にキャップ絶縁膜を形成し,キャップ絶縁膜をパターニングし,チタン層を形成し,熱処理により多結晶半導体層とチタン層との接触部分にチタンシリサイドを形成し,チタンシリサイドを残してチタン層を除去する。【選択図】図1
請求項(抜粋):
ゲート電極付きデバイスとダイオードとを同一基板上に有する半導体装置の製造方法において, 基板上のデバイス領域とダイオード領域とにわたる多結晶半導体層を成膜する多結晶半導体層形成工程と, 前記多結晶半導体層のうちデバイス領域内の部分について,その表面に金属-半導体化合物層を形成する化合物層形成工程とを有し, 前記多結晶半導体層のうち,デバイス領域内の部分をゲート電極とし,ダイオード領域内の部分をダイオードとすることを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 29/739 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 29/861
FI (10件):
H01L29/78 655F ,  H01L29/78 658E ,  H01L29/78 658F ,  H01L29/78 658G ,  H01L29/78 653A ,  H01L29/78 652K ,  H01L21/28 301S ,  H01L21/28 301D ,  H01L29/50 M ,  H01L29/91 E
Fターム (13件):
4M104BB01 ,  4M104BB25 ,  4M104CC01 ,  4M104CC05 ,  4M104DD43 ,  4M104DD63 ,  4M104DD78 ,  4M104DD84 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20
引用特許:
出願人引用 (1件)

前のページに戻る