特許
J-GLOBAL ID：200903062906742234
オーディオデータ処理回路、およびそれを搭載した電子機器
発明者：
,
出願人/特許権者：
代理人 (1件)：
森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2005-319817
公開番号（公開出願番号）：特開2007-129458
出願日： 2005年11月02日
公開日（公表日）： 2007年05月24日
要約：
【課題】HDMIなどの規格ではビデオブランキング区間に各種の制御情報以外にオーディオデータも挿入される。受信側では、ビデオブランキング区間に対するオーディオデータの挿入の仕方によっては、映像と音声の同期がずれてしまう可能性がある。【解決手段】オーディオデータバッファ52は、分離されたオーディオデータを一時的に保持する。フォーマット変換回路54は、保持されたオーディオデータを他のフォーマットに変換する。複数の第1サブバッファ521b〜第nサブバッファ52nbは、分離されたオーディオデータを記述する複数のパケットを、それぞれのパケットごとに保持する。複数の第1フラグ521f〜第nフラグ52nfは、対応するサブバッファへの入力を許可するか否かを示す。ロードアドレス制御回路530は、受け渡されるパケットを入力すべきサブバッファを指定する。【選択図】図5
請求項（抜粋）：
ビデオデータのブランキング区間にオーディオデータが挿入されたデータを受信し、そのオーディオデータを処理するオーディオデータ処理回路であって、
受信データから分離されたオーディオデータを一時的に保持するオーディオデータバッファと、
保持されたオーディオデータを他のフォーマットに変換するフォーマット変換部と、を備え、
前記オーディオデータバッファは、
各ブランキング区間から分離されたオーディオデータを記述する複数のパケットを、それぞれのパケットごとに保持するための複数のサブバッファと、
前記複数のサブバッファのそれぞれに設けられ、対応するサブバッファへの入力を許可するか否かを示すための複数のフラグと、
前記フラグを参照して、受け渡されるパケットを入力すべきサブバッファを指定するロードアドレス制御回路と、
前記フラグを参照して、保持しているパケットを前記フォーマット変換部に出力すべきサブバッファを指定するアンロードアドレス制御回路と、を含み、
前記アンロードアドレス制御回路は、前記フォーマット変換部からの入力を許可する信号に対応して、前記サブバッファから前記パケットを出力させることを特徴とするオーディオデータ処理回路。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5C026DA04
, 5C026DA06
, 5C026DA14
, 5C026DA19
, 5C026DA27
, 5C026DA29
