特許
J-GLOBAL ID：200903062936527044

先進のプロセッサにおけるメモリ・データ・エリアシング方法および装置

発明者：
ウィング,マルコム・ジェイ

ウィング,マルコム・ジェイ について

, 
ケリー,エドムンド・ジェイ

ケリー,エドムンド・ジェイ について


出願人/特許権者：
トランスメタ・コーポレーション

トランスメタ・コーポレーション について


代理人 (1件)： 社本 一夫 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-515799
公開番号（公開出願番号）：特表2001-504957
出願日： 1997年09月22日
公開日（公表日）： 2001年04月10日
要約：
【要約】メモリ・アドレスに既に格納されており、頻繁に利用されるデータを、ホスト・プロセッサ内部のレジスタに格納し、レジスタおよびメモリ内のデータの一貫性を維持することによって、メモリ・アドレスにアクセスする場合に、プロセッサが一層高速に応答可能とする装置および方法。
請求項（抜粋）：
複数のレジスタを有する実行ユニットを含むマイクロプロセッサと共に使用するメモリ・コントローラであって、 前記実行ユニットによってコード・シーケンスの間に頻繁にアクセスされるメモリ・データを、前記実行ユニットの第1レジスタに格納する手段と、 前記実行ユニットによる前記コード・シーケンスの実行の間、前記実行ユニットの第2レジスタ内に、前記実行ユニットの前記第1レジスタ内の前記データのメモリ・アドレスを保持する手段と、 前記コード・シーケンスの実行の間、前記メモリ・アドレスに対して行われようとするアクセスを検出する手段と、 前記コード・シーケンスの実行の間、前記第1レジスタ内およびメモリ内のデータの一貫性および有効性を維持する手段と、を備えることを特徴とするメモリ・コントローラ。
IPC (3件)：
G06F 12/08 310 ,  G06F 9/34 330 ,  G06F 12/08
FI (3件)：
G06F 12/08 310 A ,  G06F 9/34 330 ,  G06F 12/08 M
引用特許：
出願人引用 (9件)
  • 特開平4-246728
  • 特開昭60-054048
  • 特開昭55-082356
全件表示
審査官引用 (9件)
  • 特開平4-246728
  • 特開昭60-054048
  • 特開昭55-082356
全件表示

前のページに戻る

TOP

BOTTOM