特許

J-GLOBAL ID：200903063097262141

薄膜トランジスタおよびその製造方法並びに液晶表示装置

発明者： 芳之内 淳
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平6-203588
公開番号（公開出願番号）：特開平8-070127
出願日： 1994年08月29日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】 TFTのオフ電流を低くし信頼性を高くする。また、TFTを製造工程を複雑にすることなく作製できるようにする。【構成】 半導体層とゲート電極8との間に形成されるゲート絶縁膜が、ソース領域5aとドレイン領域5bとの間の半導体層部分の上で、膜厚の異なる第1部分6aと第2部分6bとを有している。よって、ソース領域5aとドレイン領域5bとで挟まれているチャネル領域に部分的にゲート電圧印加による影響を受けにくい領域が形成され、ソース/ドレイン間に印加された電圧がドレイン端に集中せずに分割される。また、この領域で電界が緩和され、ソース/ドレイン間にかかる電界の急峻的に高くなる部分の発生が緩和される。

請求項（抜粋）：

ソース領域とドレイン領域とを有する半導体層上に形成されたゲート絶縁膜の上にゲート電極が形成され、該ソース領域とドレイン領域との間の半導体層部分の上のゲート絶縁膜が、第1の膜厚の第1部分と、該第1の膜厚とは異なる第2の膜厚の第2部分とを有する薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (2件)：

H01L 29/78 617 S ,  H01L 29/78 616 A

引用特許：

審査官引用 (3件)

• 薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平4-317997   出願人：カシオ計算機株式会社
• 特開平3-108374
  
• 特開平2-109370