特許

J-GLOBAL ID：200903063154140856

不揮発性記憶装置

発明者： 立川 尚久
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-331999
公開番号（公開出願番号）：特開2002-133879
出願日： 2000年10月31日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】 不揮発性記憶装置の複数チップにおける同時検査においてプログラム/プログラムベリファイサイクル、イレーズ/イレーズベリファイサイクルで先にベリファイパスしたチップ内のメモリセルに不要なストレスを加えないようにする。【解決手段】 プログラム/プログラムベリファイサイクル、イレーズ/イレーズベリファイサイクルにおいてメモリ制御回路103がベリファイパス信号線110を介して出力するパス信号により不揮発性記憶素子過書込防止回路はモードイネーブルマスク内部信号線111をマスクする。これによりモードイネーブル信号線118からアクティブ信号が入力されてもモードイネーブルマスク内部信号線111がマスクされているためにモード選択信号線114から入力されるプログラムモード/イレーズモードをアクティブにできず、メモリセルアレイ104への不要なストレスを排除することができる。

請求項（抜粋）：

メモリセルアレイとメモリセルへの書き込みが行われたかどうかを確認するプログラムベリファイ時またはメモリセルへの消去が行われたかどうかを確認するイレーズベリファイ時にメモリセルへの書き込みまたはメモリセルへの消去が終了するとパス信号を出力するメモリ制御回路とを備える不揮発性記憶装置において、前記メモリ制御回路よりパス信号が出力されるとメモリセルアレイへの書き込み、消去を許可または不許可にするモードイネーブル信号を不許可にすることを特徴とする不揮発性記憶素子過書込防止回路をさらに備えたことを特徴とする不揮発性記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 29/00 673

FI (4件)：

G11C 29/00 673 Z ,  G11C 17/00 601 Z ,  G11C 17/00 611 A ,  G11C 17/00 612 B

Fターム (6件)：

5B025AD04 ,  5B025AD08 ,  5B025AD14 ,  5B025AE08 ,  5L106AA10 ,  5L106DD01

引用特許：

審査官引用 (1件)

• 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-359814   出願人：日本電気株式会社