特許
J-GLOBAL ID：200903063297977480
インタフェース試験回路及び方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
熊倉 禎男
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
公報種別：公開公報
出願番号（国際出願番号）：特願2007-322609
公開番号（公開出願番号）：特開2008-122399
出願日： 2007年11月15日
公開日（公表日）： 2008年05月29日
要約：
【課題】組込み自己試験(BIST)に用いることができる高速入力/出力回路(HSIO)試験回路及び方法を含むインタフェース試験回路及び方法を提供する。【解決手段】一部の実施形態では、装置は、導体と、試験特性を試験パターン信号に埋め込みかつ導体に試験パターン信号を送信する送信機試験回路を含む送信機と、を含む。一部の実施形態では、装置は、埋め込み試験特性を有する試験パターン信号を搬送する導体と、試験パターン信号を受信して試験特性を抽出しかつ抽出試験特性が予想試験特性に適合するか否かを判断する受信機試験回路と、を含む。他の実施形態についても明細書及び特許請求の範囲に記載されている。【選択図】図3
請求項（抜粋）：
導体と、
試験パターン信号に試験特性を埋め込んで該試験パターン信号を前記導体に送信する送信機試験回路を含む送信機と、
を含むことを特徴とする装置。
IPC (2件)：
FI (2件)：
G01R31/28 Q
, G01R31/28 V
2G132AA01
, 2G132AA17
, 2G132AG01
, 2G132AG03
, 2G132AK07
, 2G132AK29
, 2G132AL11
