特許

J-GLOBAL ID：200903063304952854

半導体記憶装置

発明者： 佐藤 弘 ,  吉田 敬一 ,  辻川 哲也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-203570
公開番号（公開出願番号）：特開平7-045087
出願日： 1993年07月26日
公開日（公表日）： 1995年02月14日
要約：

【要約】 (修正有)【目的】 データのシリアル読み出し動作の高速化及びピーク電流の低減を図り、隣接データ線間におけるカップリングの影響を軽減する。【構成】 記憶情報に従って高いしきい値電圧又は低いしきい値電圧を持つようにされた記憶トランジスタがマトリックス配置されるメモリアレイのデータ線を複数ブロックに分け、時間的に分散されて増幅動作を行うセンスアンプによって信号増幅を行う。また、隣接して配置される奇数番目及び偶数番目のデータ線に対応してセンスアンプを分け、一方のセンスアンプ群の出力信号をシリアルに出力させている間に、ワード線の切り替えを行うとともに、他方のセンスアンプ群を上記切り替えられたワード線に対応したメモリセルからの読み出し信号の増幅動作を行わせる。

請求項（抜粋）：

記憶情報に従って高いしきい値電圧か低いしきい値電圧かを持つようにされた記憶トランジスタがマトリックス配置されてなるメモリアレイと、選択されたワード線に対応した複数のデータ線を複数ブロックに分ける選択スイッチ回路と、この選択スイッチ回路を通した読み出し信号を受け、時間的に分散された活性化信号により増幅動作を行うセンスアンプと、これらのセンスアンプの出力信号をアドレス信号に対応して選択するデータ線選択回路とを備えてなることを特徴とする半導体記憶装置。

IPC (5件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 17/00 520 A ,  G11C 17/00 309 J ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (5件)

• 特開平4-276393
  
• 特開平2-244485
  
• 特開平3-252991
  
• 不揮発性記憶装置
  公報種別：公開公報   出願番号：特願平3-218425   出願人：ソニー株式会社
• 特開平3-113795