特許
J-GLOBAL ID：200903063378654790

PLL周波数シンセサイザ

発明者：
鷲見 育亮

鷲見 育亮 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
鳥取三洋電機株式会社

鳥取三洋電機株式会社 について


代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-350530
公開番号（公開出願番号）：特開平10-135826
出願日： 1996年12月27日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 ロックアップ時間が短縮されたPLL周波数シンセサイザを提供する。【解決手段】 基準信号RFの位相をπ/2ずつずらして基準信号RF1〜RF4を出力するゲート回路61および遅延回路62〜64と、VCO5からの出力信号CVを分周して帰還信号FB1〜FB4を発生するプログラマブル分周器21〜24と、帰還信号FB1〜FB4を基準信号RF1〜RF4と比較し、それらの結果を示す誤差信号ER1〜ER4をLPF4に与える4つの位相比較器31〜34とを設ける。
請求項（抜粋）：
基準信号に位相同期された出力信号を発生するPLL周波数シンセサイザであって、前記基準信号を発生する基準発振器と、前記出力信号を分周して帰還信号を発生する分周器と、前記分周器からの帰還信号の位相を前記基準発振器からの基準信号の位相と第1のタイミングで比較して誤差信号を発生する位相比較手段と、前記位相比較手段からの誤差信号に応答して制御電圧を発生するローパスフィルタと、前記ローパスフィルタからの制御電圧に応答して前記出力信号を発生する電圧制御発振器とを備え、前記位相比較手段はさらに、前記分周器からの帰還信号の位相を前記基準発振器からの基準信号の位相と前記第1のタイミングと異なる第2のタイミングで比較して誤差信号を発生する、PLL周波数シンセサイザ。
IPC (3件)：
H03L 7/18 ,  H03K 23/64 ,  H03L 7/087
FI (3件)：
H03L 7/18 Z ,  H03K 23/64 C ,  H03L 7/08 P
引用特許：
審査官引用 (2件)
  • 位相同期ループ
    公報種別：公開公報   出願番号：特願平3-215878   出願人：日本電気株式会社
  • 周波数合成用回路装置
    公報種別：公開公報   出願番号：特願平4-167955   出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン

前のページに戻る

TOP

BOTTOM