特許
J-GLOBAL ID：200903063405503848

半導体装置の製造方法、半導体装置および電子機器

発明者：
中村 和也

中村 和也 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 稲葉 良幸 ,  田中 克郎 ,  大賀 眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2006-262528
公開番号（公開出願番号）：特開2008-085042
出願日： 2006年09月27日
公開日（公表日）： 2008年04月10日
要約：
【課題】プラズマ照射の際に下地の表面状態が変化することを防止でき、信頼性のある半導体装置の製造方法を提供する。【解決手段】本実施形態に係る半導体装置の製造方法は、基板10上に密着層12を形成する工程と、密着層12上に電極用層13aを形成する工程と、電極用層13a上にレジストマスク20を形成する工程と、レジストマスク20を用いて電極用層13aをパターニングして、ソース/ドレイン電極13を形成する工程と、レジストマスク20を除去する工程と、密着層12をエッチングする工程とを有し、ソース/ドレイン電極13を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する。【選択図】図2
請求項（抜粋）：
基板上に密着層を形成する工程と、 前記密着層上に電極用層を形成する工程と、 前記電極用層上にエッチングマスクを形成する工程と、 前記エッチングマスクを用いて前記電極用層をパターニングして、電極を形成する工程と、 前記エッチングマスクを除去する工程と、 前記密着層をエッチングする工程と、 を有し、 前記電極を形成する工程と、前記密着層をエッチングする工程の間にプラズマを照射する工程を有する、 半導体装置の製造方法。
IPC (5件)：
H01L 21/28 ,  H01L 29/417 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 51/05
FI (5件)：
H01L21/28 E ,  H01L29/50 M ,  H01L29/78 616U ,  H01L29/78 616K ,  H01L29/28 100A
Fターム (48件)：
4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB36 ,  4M104CC01 ,  4M104DD64 ,  4M104DD71 ,  4M104EE03 ,  4M104EE18 ,  4M104GG09 ,  5F110AA26 ,  5F110BB02 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE02 ,  5F110EE42 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110GG05 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110NN72 ,  5F110QQ06 ,  5F110QQ14 ,  5F110QQ16
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM