特許
J-GLOBAL ID：200903063410048970
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-192246
公開番号（公開出願番号）：特開平10-040678
出願日： 1996年07月22日
公開日（公表日）： 1998年02月13日
要約：
【要約】【課題】 従来、2ビットプリフェッチ動作方式において書き込み動作後のリードコマンドはバースト終了後1クロックあけた後入れる必要がある。【解決手段】 センスアンプ111、112への書き込みは、1クロック周期遅れて始まるが、信号発生回路121により発生される信号W0とWAEを、このときの内部クロック信号ICLKにより、データインバッファ118とライトアンプ114及び116をディスエーブルとして、この間に書き込みデータを交換し、次に信号W0とWAE信号がハイレベルとなることにより、連続する2つのアドレスにデータを書き込む。読み出し動作時もCLK信号からの内部アドレスの発生時間及びCSLの制御方法を書き込み動作時と同じにし、書き込み動作時のみDIN118メモリセル110、113までの書き込み動作のみ外部クロック信号CLKの1クロック周期分遅らせ、CSLの選択動作は遅らせない。
請求項（抜粋）：
外部クロック信号に同期して動作し、メモリセルへのアクセスは連続するアドレスの2ビットずつ同時にし、外部入出力ピンとのアクセスはシリアルに行う2ビットプリフェッチ方式が可能な半導体記憶装置において、前記2ビットプリフェッチ方式動作時の内部アドレスの発生時間とカラムセレクトラインの制御方法とを、書き込み動作時と読み出し動作時とで同じにしたことを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
