半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：工藤実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-338404
公開番号（公開出願番号）：特開2002-319636
出願日： 2001年11月02日
公開日（公表日）： 2002年10月31日
要約：

【要約】【課題】低消費電力化に寄与し、高速動作を実現可能とする半導体記憶装置及びその製造方法を提供する。【解決手段】本発明による半導体記憶装置は、MOSトランジスタと、第1絶縁膜(16、21、22)と、容量部と、第1コンタクト部(17’)とを具備する。MOSトランジスタは、半導体基板(50)の表面部に形成され、ゲート(10)、ソース領域(13)、ドレイン領域(14)を有する。第1絶縁膜(16、21、22)はMOSトランジスタを覆う。容量部は、第1絶縁膜(16、21、22)に形成され、下部電極(6)と、下部電極(6)上に形成された誘電体層と、誘電体層上に形成された上部電極(8)とを有する。第1コンタクト部(17’)は、第1絶縁膜(16、21、22)中に形成され、下部電極(6)からソース領域(13)に延びている。この第1コンタクト部(17’)は、第1金属プラグ部を含む。

請求項（抜粋）：

半導体基板の表面部に形成されたMOSトランジスタと、前記MOSトランジスタは、ゲート、ソース領域、ドレイン領域を有し、前記MOSトランジスタを覆う第1絶縁膜と、前記第1絶縁膜に形成された容量部と、前記容量部は、下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極とを有し、前記第1絶縁膜中に形成され、前記下部電極から前記ソース領域に延びる第1コンタクト部とを具備し、前記第1コンタクト部は、第1金属プラグ部を含む半導体記憶装置。

IPC (2件)：

H01L 21/8242 , H01L 27/108

FI (2件)：

H01L 27/10 621 C , H01L 27/10 681 F

Fターム (27件)：

5F083AD10 , 5F083AD31 , 5F083AD49 , 5F083AD62 , 5F083GA02 , 5F083GA25 , 5F083JA06 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083MA06 , 5F083MA17 , 5F083MA19 , 5F083MA20 , 5F083PR15 , 5F083PR39 , 5F083PR40 , 5F083PR42 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR52 , 5F083PR53 , 5F083PR54 , 5F083PR55 , 5F083ZA12

引用特許：

審査官引用 (8件)

特開平4-079365
特開平4-049654
半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平7-325337 出願人：株式会社日立製作所

全件表示

前のページに戻る