特許
J-GLOBAL ID：200903063762184742
保護障壁層を有する分子電子デバイスを形成するためのシステムおよび方法
発明者：
出願人/特許権者：
代理人 (3件)：
岡田 次生
, 伏見 直哉
, 平野 ゆかり
公報種別：公表公報
出願番号（国際出願番号）：特願2002-576032
公開番号（公開出願番号）：特表2004-537845
出願日： 2002年03月17日
公開日（公表日）： 2004年12月16日
要約：
処理中に分子電子デバイスのアクティブ分子層の元の状態を保持する分子電子デバイスを形成する方法が記載される。一態様では、障壁層が設けられ、下側ワイヤ層と上側ワイヤ層との間に狭持される分子層が上側ワイヤ層のパターニング中に劣化するのを防ぐ。この製造工程から形成される分子電子デバイス構造およびメモリシステムが記載される。分子電子デバイスは、下側ワイヤ層と、デバイス領域において前記下側ワイヤ層上に配置される分子層と、前記デバイス領域において前記分子層上に配置される上側ワイヤ層と、前記デバイス領域を画定し、前記分子層および前記上側ワイヤ層の組み合わせの厚みよりも厚い障壁層とを含む。
請求項（抜粋）：
分子電子デバイスを形成する方法であって、前記上側ワイヤ層をパターニングする間に下側ワイヤ層と上側ワイヤ層との間に挟まれる分子層が劣化するのを防ぐように、障壁層を設けることを含む方法。
IPC (3件)：
H01L27/10
, H01L49/02
, H01L51/00
H01L27/10 451
, H01L49/02
, H01L29/28
5F083FZ10
, 5F083JA36
, 5F083JA39
, 5F083JA60
, 5F083LA12
, 5F083LA16
, 5F083PR06
