特許

J-GLOBAL ID：200903063838102244

半導体装置及びその製造方法

発明者： 谷田 義明 ,  宮垣 真治 ,  南方 浩志 ,  杉山 芳弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2003-006702
公開番号（公開出願番号）：特開2004-221309
出願日： 2003年01月15日
公開日（公表日）： 2004年08月05日
要約：

【課題】駆動電圧が低く、素子の微細化が可能であり、かつフラットバンド電圧シフト量が小さい半導体装置及びその製造方法を提供する。【解決手段】シリコン基板10上に、自然酸化膜13と酸化ハフニウム14とにより構成されるゲート絶縁膜を形成する。この場合に、ゲート絶縁膜の酸化シリコン換算膜厚は1.55〜1.7nmとする。酸化ハフニウム膜14は、例えばMOCVD法により、450〜600°Cの温度で形成する。その後、ゲート絶縁膜上にゲート電極16を形成し、基板10の表面にソース/ドレインとなる一対の高濃度不純物拡散領域19を形成する。【選択図】 図4

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する素子を備えた半導体装置において、 前記ゲート絶縁膜が少なくとも酸化ハフニウム膜を含んで構成され、かつ前記ゲート絶縁膜の酸化シリコン換算膜厚が1.55乃至1.7nmであることを特徴とする半導体装置。

IPC (2件)：

H01L29/78 ,  H01L21/316

FI (2件)：

H01L29/78 301G ,  H01L21/316 X

Fターム (45件)：

5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BJ04 ,  5F140AA00 ,  5F140AA39 ,  5F140AB06 ,  5F140BA01 ,  5F140BC06 ,  5F140BD01 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BE02 ,  5F140BE07 ,  5F140BE10 ,  5F140BE17 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG34 ,  5F140BG45 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BJ29 ,  5F140BK02 ,  5F140BK13 ,  5F140BK25 ,  5F140BK34 ,  5F140BK39 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CF04

引用特許：

審査官引用 (1件)

• 高誘電率絶縁膜を有する半導体装置
  公報種別：公開公報   出願番号：特願2002-015066   出願人：松下電器産業株式会社