特許

J-GLOBAL ID：200903063898014972

半導体装置及びその製造方法

発明者： 加藤 樹理
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-410659
公開番号（公開出願番号）：特開2005-175082
出願日： 2003年12月09日
公開日（公表日）： 2005年06月30日
要約：

【課題】 結晶欠陥や界面の荒れが改善された良好なヘテロ構造を有し、安定した特性を有する半導体装置およびその製造方法を提供する。【解決手段】 半導体装置100は、半導体層と、半導体層上に形成されたゲート絶縁層26と、ゲート絶縁層26上に形成されたゲート電極28と、を含む。半導体層は、少なくともSiおよびGeを含む第1層(SiGe層14)と、前記第1層と異なる組成を有し、かつ少なくともSiを含む第2層(Si層13,16)と、が積層されたヘテロ構造を有し、前記第1層と前記第2層との界面領域に炭素が存在する。【選択図】 図1

請求項（抜粋）：

半導体層と、前記半導体層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、を含む半導体装置であって、 前記半導体層は、少なくともSiまたはGeを含むIV族元素からなる第1層と、前記第1層と異なる組成または組成比を有し、かつ少なくともSiまたはGeを含むIV族元素からなる第2層と、が積層されたヘテロ構造を有し、 前記第1層と前記第2層との界面領域に炭素が存在する、半導体装置。

IPC (5件)：

H01L29/786 ,  H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L29/78

FI (9件)：

H01L29/78 618G ,  H01L21/20 ,  H01L21/205 ,  H01L29/78 301B ,  H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 616U ,  H01L29/78 618A ,  H01L29/78 301S

Fターム (77件)：

5F045AB01 ,  5F045AB02 ,  5F045AB06 ,  5F045AC01 ,  5F045BB12 ,  5F045CA06 ,  5F045DA57 ,  5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F110AA06 ,  5F110AA26 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE33 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG12 ,  5F110GG19 ,  5F110GG25 ,  5F110GG33 ,  5F110GG34 ,  5F110GG44 ,  5F110GG52 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM02 ,  5F110QQ11 ,  5F140AA08 ,  5F140AA24 ,  5F140AC28 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA05 ,  5F140BA16 ,  5F140BA17 ,  5F140BB16 ,  5F140BB18 ,  5F140BC06 ,  5F140BC12 ,  5F140BC17 ,  5F140BD07 ,  5F140BD09 ,  5F140BD12 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF08 ,  5F140BG08 ,  5F140BG12 ,  5F140BG37 ,  5F140BG49 ,  5F140BG52 ,  5F140BG53 ,  5F140BH06 ,  5F140BH22 ,  5F140BH27 ,  5F140BK10 ,  5F140BK13 ,  5F140BK18 ,  5F140BK20 ,  5F140BK21

引用特許：

出願人引用 (1件)

• MOS型電界効果トランジスタ
  公報種別：公開公報   出願番号：特願2001-034263   出願人：東北大学長