特許

J-GLOBAL ID：200903063967581930

半導体装置および半導体装置の製造方法

発明者： 川井 健治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英
公報種別：公開公報
出願番号（国際出願番号）：特願平11-103505
公開番号（公開出願番号）：特開2000-294780
出願日： 1999年04月12日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 電気的特性の劣化を防止することができる半導体装置を得ることを目的とする。【解決手段】 半導体基板20上の所望の領域に形成された分離酸化膜21と、半導体基板20上の絶縁分離膜21にて囲まれた領域にパターニングされ積層され形成されたゲート電極23およびハードマスク24と、ゲート電極23の側壁に形成された側壁酸化膜25と、ハードマスク24の側壁には直接、かつ、ゲート電極23の側壁に側壁酸化膜25を介してそれぞれ形成され、分離酸化膜21および側壁酸化膜25のエッチング特性と異なるエッチング特性を有するサイドウォール28とを備えたものである。

請求項（抜粋）：

半導体基板上の所望の領域に形成された分離絶縁膜と、上記半導体基板上の上記絶縁分離膜にて囲まれた領域にパターニングされ積層され形成された配線膜およびハードマスクと、上記配線膜の側壁に形成された側壁酸化膜と、上記ハードマスクの側壁には直接、かつ、上記配線膜の側壁に上記側壁酸化膜を介してそれぞれ形成され、上記分離絶縁膜および上記側壁酸化膜のエッチング特性と異なるエッチング特性を有するサイドウォールとを備えたことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/283 ,  H01L 21/3065 ,  H01L 21/3205 ,  H01L 27/10 481

FI (5件)：

H01L 29/78 301 L ,  H01L 21/283 Z ,  H01L 27/10 481 ,  H01L 21/302 J ,  H01L 21/88 A

Fターム (51件)：

4M104AA01 ,  4M104BB01 ,  4M104CC01 ,  4M104DD04 ,  4M104DD08 ,  4M104EE06 ,  4M104FF09 ,  4M104GG09 ,  4M104GG16 ,  5F004AA02 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA17 ,  5F004DA18 ,  5F004DB03 ,  5F004DB07 ,  5F004EB03 ,  5F033KK01 ,  5F033KK25 ,  5F033NN01 ,  5F033NN09 ,  5F033QQ09 ,  5F033QQ11 ,  5F033RR04 ,  5F033RR06 ,  5F033VV06 ,  5F040DA14 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EF02 ,  5F040EK01 ,  5F040EK05 ,  5F040FA05 ,  5F040FA07 ,  5F040FA10 ,  5F040FA16 ,  5F040FA18 ,  5F040FB02 ,  5F040FC02 ,  5F040FC19 ,  5F040FC22 ,  5F040FC28 ,  5F083GA06 ,  5F083NA01 ,  5F083NA02 ,  5F083PR03 ,  5F083PR39 ,  5F083ZA05 ,  5F083ZA06

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-357942   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-063748   出願人：株式会社東芝
• 半導体装置の製造方法及び半導体装置
  公報種別：公開公報   出願番号：特願平8-349087   出願人：富士通株式会社