特許

J-GLOBAL ID：200903063973879534

半導体装置の製造方法

発明者： 国分 邦夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-277862
公開番号（公開出願番号）：特開2000-114498
出願日： 1998年09月30日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】論理回路と不揮発性メモリとを単一基板上に有する半導体装置における、製造工程を短縮する。【解決手段】不揮発性メモリに印加する電圧を低くしてこのメモリを構成するトランジスタの要求耐圧を下げることによって、不揮発性メモリを形成するためのPウェル43-1と、論理回路を形成するためのPウェル43-2とを、同時工程で形成する。

請求項（抜粋）：

論理回路と不揮発性メモリとが単一の半導体基板上に設けられる半導体装置の製造方法であって、第1導電型の半導体基板に第2導電型の第1のウェルを選択的に形成する工程と、前記第1のウェルに第1導電型の第2のウェルを形成する工程と、前記半導体基板の前記第1のウェルを形成した場所以外に第1導電型の第3のウェルを形成する工程とを有し、前記第2のウェルと前記第3のウェルを同時に形成することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/115 ,  G11C 16/04 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 461

FI (4件)：

H01L 27/10 434 ,  H01L 27/10 461 ,  G11C 17/00 621 A ,  H01L 27/08 321 K

Fターム (14件)：

5B025AA01 ,  5B025AC01 ,  5F048AA09 ,  5F048AB01 ,  5F048BA01 ,  5F048BE02 ,  5F048DA10 ,  5F083EP02 ,  5F083EP22 ,  5F083EP42 ,  5F083ER21 ,  5F083GA28 ,  5F083JA04 ,  5F083ZA13

引用特許：

審査官引用 (3件)

• 不揮発性半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-209435   出願人：株式会社東芝
• 3重ウェルCMOS構造を有するフラッシュEEPROM
  公報種別：公開公報   出願番号：特願平6-050026   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-186439   出願人：株式会社東芝