特許

J-GLOBAL ID：200903064106349081

スルーホールの形成方法

発明者： 中島 慎一
出願人/特許権者： 日本モトローラ株式会社
代理人 (1件)： 櫻井 俊彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-109042
公開番号（公開出願番号）：特開平7-297282
出願日： 1994年04月25日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】 異方性エッチングと等方性エッチングとの好適な組合せによってステップカバレッジの改良を図ったスルーホールの形成方法を提供する。【構成】 下層絶縁層(1) とその上部に形成された下層配線層(2) とを上層絶縁層(3) によって覆う工程と、この上層絶縁層(3) をレジスト層(R) で覆ったのち下層配線層(2) の中央部分の上方のレジスト層(R) にスルーホール(Ra)を形成する工程と、このスルーホール(Ra)が形成されたレジスト層(R) をマスクとする反応性イオンエッチング(RIE)などの異方性エッチングによって下層配線層(2) の中央部分の上方の上層絶縁層(3) 内に下層配線層(2) には達しない深さの開口(3a’) を形成する工程と、引き続き、スルーホール(Ra)が形成されたレジスト層(R) をマスクとするガスエッチングやプラズマエッチングなどの等方性の化学的ドライエッチング(CDE) によって下層配線層(2) の中央部分の表面まで達するスルーホール(3a)を形成する工程とを含む。

請求項（抜粋）：

半導体集積回路の多層配線層間を接続するためのスルーホールの形成方法において、下層絶縁層とその上部に形成された下層配線層とを上層絶縁層によって覆う工程と、前記上層絶縁層をレジスト層で覆ったのち前記下層配線層の中央部分の上方のレジスト層にスルーホールを形成する工程と、このスルーホールが形成されたレジスト層をマスクとする異方性エッチングによって前記下層配線層の中央部分の上方の前記上層絶縁層内に前記下層配線層には達しない深さの開口を形成する工程と、前記スルーホールが形成されたレジスト層をマスクとする等方性の化学的ドライエッチング(CDE) によって前記下層配線層の中央部分の表面まで達するスルーホールを形成する工程とを含むことを特徴とするスルーホールの形成方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (2件)：

H01L 21/90 B ,  H01L 21/302 J

引用特許：

審査官引用 (3件)

• 接続孔の形成方法
  公報種別：公開公報   出願番号：特願平3-274842   出願人：ソニー株式会社
• 特開昭58-054636
  
• 特開昭59-104143