特許
J-GLOBAL ID：200903064166369197

積層セラミック電子部品の製造方法

発明者：
阿部 冬希

阿部 冬希 について

, 
奥村 真也

奥村 真也 について

, 
及川 悟

及川 悟 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  内藤 浩樹 ,  永野 大介
公報種別：公開公報
出願番号（国際出願番号）：特願2005-175943
公開番号（公開出願番号）：特開2006-351821
出願日： 2005年06月16日
公開日（公表日）： 2006年12月28日
要約：
【課題】薄層化高積層化しても内部構造欠陥の発生が防止でき、優れた品質を有する積層セラミック電子部品の製造方法を提供することを目的とする。【解決手段】積層体を作製する工程において、導電体層12a、12bおよびセラミック層13a、13bの少なくともいずれか一方は、セラミック生シート11a、11bを挟んで交互に面方向に略180度回転させて配置して積層する積層セラミック電子部品の製造方法であり、これにより、導電体層12a、12bと段差抑制用のセラミック層13a、13bとの重ね合わせ時における位置ずれが同じ位置で累積することが無く、位置ずれが分散され、このために、高積層化してもデラミネーションなどの内部構造欠陥の発生が防止でき、信頼性の高い積層セラミック電子部品を歩留まり良く製造することができる。【選択図】図1
請求項（抜粋）：
セラミック粉末と有機バインダとを含むセラミック生シートを作製する第1の工程と、第1の支持体上に所定のパターン状に導電体層を形成する第2の工程と、第2の支持体上に前記導電体層の非形成部分に対応する形状にセラミック層を形成する第3の工程と、前記セラミック生シート、前記導電体層および前記セラミック層を順次積層して積層体を作製する第4の工程と、前記積層体を焼成する第5の工程とを有し、前記第4の工程において、前記導電体層および前記セラミック層の少なくともいずれか一方は、前記セラミック生シートを挟んで交互に面方向に略180度回転させて配置して積層する積層セラミック電子部品の製造方法。
IPC (2件)：
H01G 4/12 ,  H01G 4/30
FI (2件)：
H01G4/12 364 ,  H01G4/30 311F
Fターム (17件)：
5E001AB03 ,  5E001AE02 ,  5E001AE03 ,  5E001AH01 ,  5E001AH05 ,  5E001AH06 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E082AA01 ,  5E082AB03 ,  5E082BB07 ,  5E082BC14 ,  5E082EE04 ,  5E082EE35 ,  5E082FG26 ,  5E082FG46
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM