特許
J-GLOBAL ID：200903064190912713
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-128263
公開番号（公開出願番号）：特開平10-321559
出願日： 1997年05月19日
公開日（公表日）： 1998年12月04日
要約：
【要約】【課題】成膜室内に治具が設置される成膜装置おいて、成膜中における異物の発生が少ない半導体装置の製造方法を提供することである。【解決手段】成膜装置成膜室内に設置する防着治具の表面に対して、ブラストなどの粗面化処理と陽極酸化を順次行ってサブミクロンオーダーの細かな凹凸を形成したことにより、防着治具へ付着する成膜生成物の密着力を向上させた状態で半導体基板へ成膜することを特徴とする。
請求項（抜粋）：
スパッタ装置内に半導体基板を搬送し、導電性薄膜から成る配線あるいは容量をスパッタ法にて形成する半導体装置の製造方法において、該スパッタ装置の成膜室内壁表面あるいは内壁表面を覆い隠す防着治具表面が最大高さ10〜500ミクロンの凹凸を有し、さらに該各凹凸表面に10ナノメートル〜5ミクロンの凹凸が形成されていることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/285
, C23C 14/00
, H01L 21/203
H01L 21/285 S
, C23C 14/00 B
, H01L 21/203 S
