特許
J-GLOBAL ID：200903064193641117
複数の位相同期回路を用いた周波数シンセサイザ
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069571
公開番号（公開出願番号）：特開2000-269810
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】PLLのVCOバイアス電流をDLLで推定する構成は、DLL部の定常位相誤差に起因したオフセット誤差発生により偏差が生じる。【解決手段】2つのPLLの縦続接続構成に分割し、第1のPLL3のVCO動作電流を第2のPLL4のVCOバイアス電流として供給し、並列に抵抗を挿入したカレントミラー回路を用いて第2のPLLへのVCOバイアス電流を供給する。【効果】PLLのロックが確実に行われ、しかも、PLL内のVCO感度を比較的低く設定できる。特に半導体集積回路上に集積する場合に、素子バラツキによる特性変動低減効果がある。
請求項（抜粋）：
少なくとも2つ以上の位相同期回路を用いて基準信号に対して同期した信号を生成する周波数シンセサイザにおいて、該位相同期回路は位相比較回路とチャージポンプとループフィルタと電圧制御発振回路から構成され、上記基準信号が入力される第1の位相同期回路と、上記第1の位相同期回路内の電圧制御発振回路のバイアス電流を観測する動作電流検出回路を持ち、該バイアス電流を複製した電流信号を第1の位相同期回路以外の少なくとも一つの位相同期回路の電圧制御発振回路に対して供給することを特徴とする複数の位相同期回路を用いた周波数シンセサイザ。
IPC (2件)：
FI (2件)：
Fターム (20件)：
5J106AA04
, 5J106BB10
, 5J106CC20
, 5J106CC30
, 5J106CC38
, 5J106CC41
, 5J106CC52
, 5J106DD32
, 5J106EE03
, 5J106FF09
, 5J106GG01
, 5J106HH03
, 5J106KK12
, 5J106KK22
, 5J106KK25
, 5J106KK36
, 5J106KK37
, 5J106QQ07
, 5J106RR01
, 5J106RR02
