特許

J-GLOBAL ID：200903064213353903

半導体キャパシタ製造設備及びそれを用いた製造方法

発明者： 南 基欽 ,  韓 鉉 ,  朴 濟應
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平10-241439
公開番号（公開出願番号）：特開平11-176760
出願日： 1998年08月27日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 多数の後続工程の間に進行されていた洗浄工程をスキップすることができ、製造工程に所要される時間を減らして収率を向上させる半導体キャパシタ製造設備、及びそれを用いた製造方法を提供する。【解決手段】 半導体ウェハのキャパシタ下部電極表面上にHSGを形成するためのHSG工程が進行される第1工程チャンバー52と、HSGが形成された下部電極上にキャパシタ形成のための後続工程が遂行される第2工程チャンバー50と、第1工程チャンバーと第2工程チャンバーとの間に真空が維持されて設置されるロードロックチャンバー18とを備える。このため、キャパシタの製造工程に所要される時間を減らして収率を向上させることができ、下部電極上に良質の酸化膜を形成することができる。

請求項（抜粋）：

半導体ウェハのキャパシタ下部電極表面上にHSGを形成するためのHSG工程が進行される第1工程チャンバーと、前記HSGが形成された下部電極上にキャパシタ形成のための後続工程が遂行される第2工程チャンバーと、前記第1工程チャンバーと前記第2工程チャンバーとの間に真空が維持されて設置されるロードロックチャンバーと、を備えることを特徴とする半導体キャパシタ製造設備。

IPC (3件)：

H01L 21/205 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/205 ,  H01L 27/04 C

引用特許：

審査官引用 (1件)

• 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
  公報種別：公開公報   出願番号：特願平9-332408   出願人：アネルバ株式会社