特許
J-GLOBAL ID：200903064258990114
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-102112
公開番号（公開出願番号）：特開平6-314774
出願日： 1993年04月28日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 本発明は、半導体装置の中でも特にDRAMにおける粗面ストレージノードを有するスタックド・キャパシタセル構造の製法に関するもので、前記粗面を形成した後に不純物注入を行なうと、粗面の凹凸により不純物注入深さ、ひいては濃度が不均一になり、デバイス特性が悪化するという問題を解消することを目的とする。【構成】 本発明は、ストレージノードを形成する際、導電性膜(実施例ではポリシリコン)8を形成して、それに一旦不純物(実施例ではヒ素(As))を注入し、その後、該導電性膜8の表面を粗面化(9)し、次いで、再度その粗面化された導電性膜8,9に不純物(実施例では第1回目の不純物と同じAs)を注入するようにしたものである。
請求項（抜粋）：
半導体基板上に導電性膜を形成し、該導電性膜の表面を粗面化する処理工程を有する半導体装置の製造方法において、まず、前記導電性膜を形成して該導電性膜に不純物を導入してから、該導電性膜の表面を粗面化する処理を行ない、その後、再度、前記の表面が粗面化された導電性膜に不純物を導入するようにしたことを特徴とする半導体装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
