特許
J-GLOBAL ID：200903064261933644

不揮発性半導体記憶装置およびその製造方法

発明者：
市毛 正之

市毛 正之 について

, 
荒井 史隆

荒井 史隆 について

, 
佐藤 敦祥

佐藤 敦祥 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-168588
公開番号（公開出願番号）：特開2006-344746
出願日： 2005年06月08日
公開日（公表日）： 2006年12月21日
要約：
【課題】本発明は、セル間干渉効果を抑制した、信頼性の高い高集積化可能な半導体不揮発性記憶装置およびその製造方法を提供することができる。【解決手段】半導体基板100と、前記半導体基板上にトンネル絶縁膜120を介してその上部に備えられ、第一の導電層130と前記第一の導電層の上部に接続された第二の導電層140からなる浮遊ゲートと、前記浮遊ゲートの上部に形成された電極間絶縁膜150と、前記電極間絶縁膜の上部に形成された制御ゲート160からなり、前記第二の導電層140は、制御ゲート160幅方向に沿った断面における幅も、制御ゲート160長方向に沿った断面における幅も前記第一の導電層130の幅よりも狭いことを特徴とする不揮発性半導体記憶装置。【選択図】図2
請求項（抜粋）：
半導体基板と、 前記半導体基板上にトンネル絶縁膜を介してその上部に備えられ、第一の導電層と前記第一の導電層の上部に接続された第二の導電層からなる浮遊ゲートと、 前記浮遊ゲートの上部に形成された電極間絶縁膜と、 前記電極間絶縁膜の上部に形成された制御ゲートからなり、 前記第二の導電層は、制御ゲート幅方向に沿った断面における幅も、制御ゲート長方向に沿った断面における幅も前記第一の導電層の幅よりも狭いことを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (26件)：
5F083EP04 ,  5F083EP05 ,  5F083EP23 ,  5F083EP56 ,  5F083EP76 ,  5F083JA02 ,  5F083JA05 ,  5F083JA39 ,  5F083NA01 ,  5F083NA06 ,  5F083PR05 ,  5F083PR21 ,  5F083PR39 ,  5F083PR40 ,  5F101BA07 ,  5F101BA17 ,  5F101BA19 ,  5F101BA26 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BD34 ,  5F101BD35 ,  5F101BH02 ,  5F101BH15
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM