特許
J-GLOBAL ID：200903064331409107

半導体装置

発明者：
長田 健一

長田 健一 について

, 
河原 尊之

河原 尊之 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-341475
公開番号（公開出願番号）：特開2006-155700
出願日： 2004年11月26日
公開日（公表日）： 2006年06月15日
要約：
【課題】 相変化メモリ等の半導体装置において、書き込み後の値のばらつきを最小に抑えて多値化を容易にすることができる技術を提供する。【解決手段】 温度により状態が変化することにより情報を記憶する記憶素子(相変化素子)を含むメモリセルと入出力回路とを有し、データを書き込む場合は、セット動作を行い(ステップS101)、その後、所望のデータの書き込み動作を行い(ステップS102)、ベリファイ動作により記憶素子の抵抗値を測定し(ステップS103)、その抵抗値が目標範囲にない場合には、再度セット動作を行ってから(ステップS104,S107)、記憶素子に印加される電圧を変えて再度の書き込み動作を行う(ステップS105,S108)手段を有する半導体装置。【選択図】 図1
請求項（抜粋）：
第1の方向に延在する複数のワード線と、前記複数のワード線と交差する第2の方向に延在する複数のビット線と、前記複数のワード線と前記複数のビット線の交点に配置され前記複数のワード線と前記複数のビット線のそれぞれに接続される複数のメモリセルと、を含むメモリアレイと、 前記複数のワード線のそれぞれに接続される複数のワードドライバ回路と、 前記複数のビット線に接続される複数の読み出し回路及び書き込み回路と、を有し、 前記複数のメモリセルのそれぞれは、データを記憶する記憶素子と、前記記憶素子に接続される電界効果トランジスタと、を有し、 さらに、前記記憶素子に第1の電圧を印加した後に書き込みデータに依存する第2の電圧を印加して書き込みを行い、前記記憶素子に書き込まれた値をチェックし、その値が所望の範囲内にない場合は、前記記憶素子に前記第1の電圧を印加した後に第3の電圧を印加して再度書き込みを行う手段を有することを特徴とする半導体装置。
IPC (1件)：
G11C 13/00
FI (1件)：
G11C13/00 A
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM