特許

J-GLOBAL ID：200903064384385757

半導体装置の製造方法

発明者： 高山 真明
出願人/特許権者： 山形日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平11-041591
公開番号（公開出願番号）：特開2000-243724
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】 サイドウォールの形成によって異常酸化の発生しやすい金属シリサイドの側壁部を保護し、またサイドウォールを熱酸化処理時の金属シリサイド層へのシリコン供給源とし、下層の多結晶シリコン或いは非晶質シリコンの空乏化を防止する。【解決手段】 半導体基板1上にポリサイド層5を形成した後、ポリサイド層5を構成する金属シリサイド層4を所定のパターンにエッチングし、その後、金属シリサイド層4上にシリコンキャップ層7を形成し、さらに、異方性エッチングにて金属シリサイド層4の側面にサイドウォール8を形成し、その後、酸化処理を行う。

請求項（抜粋）：

異常酸化の発生しやすい金属シリサイドの側壁部を保護するサイドウォールを形成し、その後、酸化処理を行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 29/78

FI (4件)：

H01L 21/28 301 D ,  H01L 21/28 301 T ,  H01L 21/88 Q ,  H01L 29/78 301 G

Fターム (29件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD43 ,  4M104DD63 ,  4M104EE09 ,  4M104EE14 ,  4M104FF14 ,  4M104GG09 ,  4M104HH20 ,  5F033HH04 ,  5F033HH28 ,  5F033MM07 ,  5F033PP09 ,  5F033QQ08 ,  5F033QQ16 ,  5F033QQ68 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS02 ,  5F033SS13 ,  5F033SS27 ,  5F033TT08 ,  5F033VV06 ,  5F033XX20 ,  5F040EC07 ,  5F040EC13 ,  5F040FC21

引用特許：

審査官引用 (2件)

• 特開平3-283565
  
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-330762   出願人：株式会社東芝