特許

J-GLOBAL ID：200903064487337920

薄膜トランジスタ表示板

発明者： 田 尚 益
出願人/特許権者： 三星電子株式会社
代理人 (3件)： 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-321563
公開番号（公開出願番号）：特開2006-135336
出願日： 2005年11月04日
公開日（公表日）： 2006年05月25日
要約：

【課題】ゲート電極とドレイン電極間の寄生容量を均一に確保して画面の点滅現象を防止する。【解決手段】薄膜トランジスタ表示板には、ゲート線(121)及びゲート線と絶縁されて交差しているデータ線(171)が形成されている。各々のゲート線のゲート電極(124)及びデータ線のソース電極(173)と連結されており、ゲート電極と絶縁されて重なり、2本の分枝を有するドレイン電極(175)と連結された薄膜トランジスタとゲート線、データ線及び薄膜トランジスタを覆う保護膜(180)が形成されている。保護膜の上部にはドレイン電極と連結されている画素電極(190)が形成されている。この時、2本の分枝は一直線上に所定の距離をおいて離隔された形態で配置されている。【選択図】図3

請求項（抜粋）：

ゲート電極を有するゲート線と、 前記ゲート線と絶縁されて交差しソース電極を有するデータ線と、 前記ゲート電極及び前記ソース電極と連結されており、前記ゲート電極と絶縁されて重なって2本の分枝を有するドレイン電極と連結された薄膜トランジスタと、 前記ゲート線、前記データ線及び前記薄膜トランジスタを覆う保護膜と、 前記ドレイン電極と連結されている画素電極とを含み、 前記2本の分枝は一直線上に所定の距離をおいて離隔された形態で配置されていることを特徴とする薄膜トランジスタ表示板。

IPC (2件)：

H01L 29/786 ,  G02F 1/136

FI (2件)：

H01L29/78 616T ,  G02F1/1368

Fターム (40件)：

2H092GA11 ,  2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JB22 ,  2H092JB31 ,  2H092NA25 ,  2H092PA01 ,  2H092PA11 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE23 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG22 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HM02 ,  5F110HM04 ,  5F110HM05 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5F110NN73

引用特許：

審査官引用 (2件)

• 液晶表示素子
  公報種別：公開公報   出願番号：特願2002-296192   出願人：三洋電機株式会社, 鳥取三洋電機株式会社
• 特開平2-285326