特許

J-GLOBAL ID：200903064491738514

半導体装置の製造方法

発明者： 森田 靖
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-227810
公開番号（公開出願番号）：特開平10-056062
出願日： 1996年08月09日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】 他の絶縁膜に対するエッチングストッパ層としての絶縁膜を安定的に且つ制御性よくエッチングする。【解決手段】 フォトレジスト23をマスクにしてSiN膜26とSiO2 膜22とをエッチングし、フォトレジスト23を除去した後、SiN膜21、26を同時にエッチングする。SiN膜21の表面等に形成された高分子化合物層24はフォトレジスト23と同時に除去され、SiN膜21と高分子化合物層24とを同時にエッチングする必要がない。また、SiO2 膜22がSiN膜21と同時にエッチングされることをSiN膜26で防止することができる。

請求項（抜粋）：

第1の絶縁膜とはエッチング特性が異なる第2の絶縁膜と前記第1の絶縁膜とはエッチング特性が等しい第3の絶縁膜とを前記第1の絶縁膜上に順次に形成する工程と、前記第1〜第3の絶縁膜をエッチングすべき部分のパターンとは反転パターンのマスク層を前記第3の絶縁膜上に形成する工程と、前記マスク層をマスクにすると共に前記第1の絶縁膜をストッパにして、前記第3及び第2の絶縁膜を順次にエッチングする工程と、前記第3及び第2の絶縁膜の前記エッチング後に前記マスク層を除去する工程と、前記マスク層の前記除去後に、前記第2の絶縁膜から露出している前記第1の絶縁膜と前記第2の絶縁膜上の第3の絶縁膜とを同時にエッチングする工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 29/78

FI (5件)：

H01L 21/90 C ,  H01L 21/28 L ,  H01L 21/28 F ,  H01L 21/302 J ,  H01L 29/78 301 X

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-288546   出願人：三菱電機株式会社