特許
J-GLOBAL ID：200903064598478795
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平8-109115
公開番号（公開出願番号）：特開平9-298297
出願日： 1996年04月30日
公開日（公表日）： 1997年11月18日
要約：
【要約】【課題】 短チャネル効果を抑制でき、サイドウォール幅のばらつきによる特性変動を抑制等できる半導体装置を提供する。【解決手段】 ポリシリコンから成るゲート電極3に接する第1の側壁絶縁膜4をマスクにして不純物が注入されて成る低濃度ソース/ドレイン領域6と、前記第1の側壁絶縁膜4の外側に位置する第2の側壁絶縁膜7をマスクにして前記不純物と同導電型の不純物が前記低濃度ソース/ドレイン領域6よりも高い濃度で注入されて成る高濃度ソース/ドレイン領域8とを有する半導体装置において、前記第1の側壁絶縁膜4は前記ゲート電極3を酸化して成り、前記第2の側壁絶縁膜7の下方には基板酸化膜5′が位置しており、前記基板酸化膜5′は前記第1の側壁絶縁膜4を得るときに形成された形成当初基板酸化膜5を薄くして成るものであることを特徴とする。
請求項（抜粋）：
ポリシリコン又はポリサイドから成るゲート電極に接する第1の側壁絶縁膜をマスクにして不純物が注入されて成る低濃度拡散層と、前記第1の側壁絶縁膜の外側に位置する第2の側壁絶縁膜をマスクにして前記不純物と同導電型の不純物が前記低濃度拡散層よりも高い濃度で注入されて成る高濃度拡散層とを有する半導体装置において、前記第1の側壁絶縁膜は前記ゲート電極を酸化して成り、前記第2の側壁絶縁膜の下方には基板酸化膜が位置しており、前記基板酸化膜は前記第1の側壁絶縁膜を得るときに形成された形成当初基板酸化膜を薄くして成るものであることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 L
, H01L 29/78 301 G
