特許
J-GLOBAL ID：200903064611449325
複数のデータバイトのシフト及び並び替えを行うためのシフト回路及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
大島 陽一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-216709
公開番号（公開出願番号）：特開平8-212053
出願日： 1995年08月02日
公開日（公表日）： 1996年08月20日
要約：
【要約】【課題】 レイアウト面積が小さく、複数のデータバイトのシフト及び並び替えを同時に独立して実行することのできるシフト回路及び方法を提供すること。【解決手段】 本発明の一側面によるとと、第1レジスタと、第1レジスタに接続された複数の第1バスと、第2レジスタと、第2レジスタに接続された複数の第2バスと、各々第1及び第2レジスタからの全データバイトを受信する複数の第3バスと、各々第3バスの対応する一つに接続されると共に複数の出力端子を有する複数のバイトシフトマルチプレクサと、各々対応するバイトシフトマルチプレクサの対の出力端子に接続されている複数のビットシフトマルチプレクサと、バイトシフトマルチプレクサ及びビットシフトマルチプレクサに接続された制御回路とを含むことを特徴とするシフト回路が提供される。
請求項（抜粋）：
シフト回路であって、第1レジスタと、各々前記第1レジスタからデータバイトを受信する前記第1レジスタに接続された複数の第1バスと、第2レジスタと、各々前記第2レジスタからデータバイトを受信する前記第2レジスタに接続された複数の第2バスと、各々前記第1及び第2バスの全てによって構成され、それにより前記第1及び第2レジスタからの全データバイトを受信する複数の第3バスと、各々前記第3バスの対応する一つに接続されていると共に複数の出力端子を有する複数のバイトシフトマルチプレクサと、各々対応する前記バイトシフトマルチプレクサの対の出力端子に接続されている複数のビットシフトマルチプレクサと、前記バイトシフトマルチプレクサ及び前記ビットシフトマルチプレクサに接続された制御回路とを含むことを特徴とするシフト回路。
IPC (3件)：
G06F 5/01
, G06F 7/00
, H03K 19/177
