半導体装置およびそれに用いる半導体チップ

発明者： ,
出願人/特許権者：
代理人 (1件)：稲岡耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-026541
公開番号（公開出願番号）：特開2000-223657
出願日： 1999年02月03日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】全体として種類の異なる半導体装置を容易に作製することができるチップ・オン・チップ構造の半導体装置を提供する。【解決手段】親チップMの表面11に子チップD1,D2,D3が重ねて接合され、チップ・オン・チップ構造の半導体装置が構成されている。子チップD2が接合される接合領域15に形成されたチップ間接続用パッドPMは、機能が同じでグレードが異なる複数種類の半導体チップに適合可能な標準配置に従って配置されている。【効果】子チップD2として、種々のグレードのものを適用できるので、親チップMの設計変更を行うことなく、全体として、種々のグレードのシステムを構築できる。

請求項（抜粋）：

第1の半導体チップの表面に第2の半導体チップを重ねて接合して構成される半導体装置であって、上記第1の半導体チップの表面の上記第2の半導体チップの接合位置には、予め定める複数種類の半導体チップに適合するように標準化された配置でチップ接続部が設けられており、上記第2の半導体チップには、上記第1の半導体チップのチップ接続部の配置に適合するように標準化された配置でチップ接続部が設けられていることを特徴とする半導体装置。

IPC (6件)：

H01L 25/065 , H01L 25/07 , H01L 25/18 , H01L 21/82 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 25/08 B , H01L 21/82 P , H01L 27/04 Z

Fターム (15件)：

5F038BE07 , 5F038BE10 , 5F038CA10 , 5F038CA16 , 5F038DF03 , 5F038DF04 , 5F038DF05 , 5F038DF12 , 5F038EZ07 , 5F038EZ20 , 5F064AA11 , 5F064AA13 , 5F064BB01 , 5F064BB21 , 5F064DD42

引用特許：

審査官引用 (1件)

半導体集積回路
公報種別：公開公報出願番号：特願平4-042933 出願人：富士通株式会社

前のページに戻る