フラットパネル表示装置およびその駆動方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-277942
公開番号（公開出願番号）：特開平8-211846
出願日： 1995年10月25日
公開日（公表日）： 1996年08月20日
要約：

【要約】【課題】各水平画素アレイのブロック駆動に必要なメモリ容量を小規模にする。【解決手段】複数の画素がマトリクス状に配列された表示パネル3と、8画素ブロックを駆動する8個のドライバ部と、これらドライバ部が順番に接続されるデータ供給バスSDL1,SDL2と、順次供給される画素データをデータ供給バスSDL1,SDL2に分配する液晶コントローラ16とを設け、各々1画素ブロック分の画素データを格納するメモリM1-M3を含むデータ分配回路DST、並びに外部から順次供給される画素データを画素データブロックとして区分し、2画素データブロックを2メモリに順次書込み、この書込中にこれら2メモリに格納された2画素データブロックを並列的に読出し、これら2画素データブロックを第1および第2データ供給バスSDL1,SDL2のうちの対応するものに供給させるシーケンスコントローラSCを液晶コントローラ16に設ける。

請求項（抜粋）：

複数の画素がマトリクス状に配列され各行の画素が1水平画素アレイを構成する表示パネルと、各水平画素アレイの画素を連続する複数の画素ブロックに分割してそれぞれ駆動する複数のドライバ部と、これらドライバ部が順番に接続されるM個のデータ供給バスと、外部から順次供給される画素データをM個のデータ供給バスに分配する制御手段とを備え、前記制御手段は各々一領域への書込中に他領域からの読出しが可能であり、1ブロックの画素に対応する画素データを格納する複数のメモリ部を含み、これらメモリ部の合計メモリ容量が1水平画素アレイ分の画素データを全て格納するためのメモリ容量よりも少ないデータ分配回路、並びに外部から順次供給される画素データを1画素ブロックの画素数に対応する数毎に画素データブロックとして区分し、M個の画素データブロックを前記M個のメモリ部に順次書込み、この書込中にこれらM個のメモリ部に格納されたM個の画素データブロックを並列的に読出し、これらM個の画素データブロックを前記M個のデータ供給バスのうちの対応するものにそれぞれ供給する制御を行なう制御回路を有することを特徴とするフラットパネル表示装置。

IPC (3件)：

G09G 3/20 , G02F 1/133 550 , G09G 3/36

引用特許：

審査官引用 (5件)

画像信号処理回路
公報種別：公開公報出願番号：特願平4-033836 出願人：日本電気株式会社
特開平4-331981
液晶表示データ制御装置
公報種別：公開公報出願番号：特願平4-000583 出願人：株式会社日立製作所

全件表示

前のページに戻る