特許
J-GLOBAL ID:200903065112308270
半導体メモリ及びそのメモリコントローラ
発明者:
,
出願人/特許権者:
代理人 (2件):
吉田 研二
, 石田 純
公報種別:公開公報
出願番号(国際出願番号):特願2005-285936
公開番号(公開出願番号):特開2007-095222
出願日: 2005年09月30日
公開日(公表日): 2007年04月12日
要約:
【課題】AG-AND型フラッシュメモリにおいて、複数のクラスタの管理情報を短時間に読み出す。【解決手段】AG-AND型フラッシュメモリにおいて、マトリクスの行方向に複数のクラスタ、列方向に複数のバンクを配列し、あるクラスタに属する全ブロックの特定ページに同一の管理情報100を格納する。例えば、クラスタ0の管理情報100(内容C0)を全ブロックの特定ページに格納する。複数のバンクは同時にアクセス可能である。システム起動時に、クラスタ0はバンク0から読み出し、クラスタ1はバンク1から読み出し、クラスタ2はバンク2から読み出し、クラスタ3はバンク3から読み出すように、斜め方向に読み出すことで、1回のアクセスで複数のクラスタの管理情報を読み出す。【選択図】図4
請求項(抜粋):
複数のメモリセルから構成される半導体メモリであって、
前記半導体メモリは、データの読み出し及び書き込みの実行単位であるページ、複数のページからなるブロック、複数のブロックからなるクラスタ、及び同時にアクセス可能な複数のバンクを有し、
あるクラスタを構成する複数のブロックは複数のバンクにわたって存在し、あるクラスタを構成する全てのブロックの特定ページの特定位置に、そのクラスタの同一の固有情報を重複格納する
ことを特徴とする半導体メモリ。
IPC (4件):
G11C 16/02
, G06F 12/06
, H04N 5/907
, G06F 12/00
FI (5件):
G11C17/00 601E
, G06F12/06 525A
, H04N5/907 B
, G11C17/00 613
, G06F12/00 597U
Fターム (27件):
5B060CA12
, 5B125BA02
, 5B125BA05
, 5B125CA01
, 5B125DA03
, 5B125DB02
, 5B125DC03
, 5B125DD03
, 5B125DD04
, 5B125DD09
, 5B125DE06
, 5B125EA03
, 5B125EA07
, 5B125EA10
, 5B125EF09
, 5B125EK01
, 5B125EK02
, 5B125FA04
, 5B125FA10
, 5C052AA17
, 5C052AB02
, 5C052DD02
, 5C052GA02
, 5C052GB01
, 5C052GD01
, 5C052GE06
, 5C052GF04
引用特許:
前のページに戻る