特許
J-GLOBAL ID：200903065147050607

シフトレジスタ及びこれを用いた平面表示装置

発明者：
森田 哲生

森田 哲生 について


出願人/特許権者：
東芝松下ディスプレイテクノロジー株式会社

東芝松下ディスプレイテクノロジー株式会社 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-032042
公開番号（公開出願番号）：特開2006-221694
出願日： 2005年02月08日
公開日（公表日）： 2006年08月24日
要約：
【課題】シフトレジスタにおいて、フローティング状態のノードを有するトランジスタに流れる過大なオフリーク電流に起因した回路の誤動作を防止する。【解決手段】第6トランジスタが出力端子と第1トランジスタの制御電極との間の導電パスを備えたことで、シフトレジスタの動作時において、第6トランジスタT6のオフ状態における制御電極以外の2端子間の電位差が低減し、第6トランジスタT6からフローティングノードn1となる第1トランジスタT1の制御電極への導電パスへ流れ出す過大なオフリーク電流を抑制でき、第1トランジスタT1のオン・オフを正常に制御することができる。【選択図】図4
請求項（抜粋）：
第1クロック端子と出力端子との間の導電パスを持つ第1トランジスタと、前記出力端子と第1電圧電極との間の導電パスをもつ第2トランジスタとを有する出力回路と、 前記第1トランジスタの制御電極と第2電圧電極との間の導電パスおよび入力端子への導電パスをもつ第3トランジスタと、前記第1電圧電極と前記第2トランジスタの制御電極との間の導電パスおよび前記入力端子への導電パスをもつ第4トランジスタとを有する入力回路と、 第2クロック端子と前記第2トランジスタの制御電極との間の導電パスを持つ第5トランジスタと、前記出力端子と前記第1トランジスタの制御電極との間の導電パスおよび前記第2トランジスタの制御電極への導電パスをもつ第6トランジスタとを有するリセット回路と、 を有することを特徴とするシフトレジスタ。
IPC (4件)：
G11C 19/28 ,  G09G 3/20 ,  G09G 3/36 ,  G11C 19/00
FI (7件)：
G11C19/28 D ,  G09G3/20 622E ,  G09G3/20 623H ,  G09G3/20 670E ,  G09G3/36 ,  G11C19/00 G ,  G11C19/00 J
Fターム (20件)：
5C006BB16 ,  5C006BC03 ,  5C006BC11 ,  5C006BC20 ,  5C006BF03 ,  5C006BF34 ,  5C006EB04 ,  5C006EB05 ,  5C006FA36 ,  5C080AA05 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD03 ,  5C080DD09 ,  5C080DD26 ,  5C080DD28 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM