特許
J-GLOBAL ID：200903065215268870

キャッシュメモリ制御方式

発明者：
東海 泰久

東海 泰久 について


出願人/特許権者：
日本電気エンジニアリング株式会社

日本電気エンジニアリング株式会社 について


代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願2000-296153
公開番号（公開出願番号）：特開2002-108707
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】ディスクキャッシュ等に搭載されるキャッシュメモリに分断化された空き領域を生じることなく、使用効率を改善し且つ性能の安定化を図るキャッシュメモリ制御方式を提供する。【解決手段】キャッシュメモリ1は、複数のセグメント3に分割され、1つのセグメント3には異なるキャッシュページ2且つ同一属性のキャッシュデータを格納する。特定のセグメント3が満杯になると、優先度に応じて決められたセグメントを空きセグメントとする。
請求項（抜粋）：
可変長のキャッシュページのキャッシュデータを格納するようキャッシュメモリを制御するキャッシュメモリ制御方式において、前記キャッシュメモリを予め決められた一定サイズの複数のセグメントに分割し、該セグメントのうち1つのセグメントには同一属性のキャッシュデータを格納することを特徴とするキャッシュメモリ制御方式。
IPC (6件)：
G06F 12/12 557 ,  G06F 12/12 ,  G06F 3/06 301 ,  G06F 3/06 302 ,  G06F 12/08 523 ,  G06F 12/08 557
FI (6件)：
G06F 12/12 557 Z ,  G06F 12/12 557 B ,  G06F 3/06 301 T ,  G06F 3/06 302 A ,  G06F 12/08 523 E ,  G06F 12/08 557
Fターム (10件)：
5B005JJ13 ,  5B005MM11 ,  5B005NN14 ,  5B005QQ02 ,  5B005QQ04 ,  5B065BA01 ,  5B065BA05 ,  5B065CA30 ,  5B065CE14 ,  5B065CH02
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM