特許

J-GLOBAL ID：200903065235851563

半導体スイッチ回路

発明者： 木下 繁則
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-347469
公開番号（公開出願番号）：特開2001-168696
出願日： 1999年12月07日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】ブリッジ構成の半導体電力変換装置の上,下アームに適用される高効率、高速動作の半導体スイッチ回路を提供する。【解決手段】NチャンネルMOSFET301u,PチャンネルMOSFET301xそれぞれが有する寄生ダイオードの立ち上がり電圧を、該MOSFETに規定電流を流したときのオン電圧以上とし、これらのMOSFETをコンプリメンタリ接続にして形成される半導体スイッチ回路にする。

請求項（抜粋）：

寄生ダイオードを有するユニポーラトランジスタをコンプリメンタリ接続にして形成される半導体スイッチ回路において、それぞれの寄生ダイオードの立ち上がり電圧を、そのユニポーラトランジスタのオン状態で規定電流を通流したときに生ずるオン電圧以上に設定したことを特徴とする半導体スイッチ回路。

IPC (4件)：

H03K 17/04 ,  H01L 29/78 655 ,  H01L 29/78 656 ,  H02M 1/08 341

FI (4件)：

H03K 17/04 Z ,  H01L 29/78 655 Z ,  H01L 29/78 656 A ,  H02M 1/08 341 A

Fターム (33件)：

5H740AA05 ,  5H740BA12 ,  5H740BB05 ,  5H740BB06 ,  5H740BB07 ,  5H740BB09 ,  5H740HH05 ,  5J055AX02 ,  5J055AX11 ,  5J055AX44 ,  5J055AX62 ,  5J055BX16 ,  5J055CX00 ,  5J055CX07 ,  5J055CX08 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX56 ,  5J055DX59 ,  5J055EX29 ,  5J055EY05 ,  5J055EY08 ,  5J055EY10 ,  5J055EY12 ,  5J055EY29 ,  5J055EZ07 ,  5J055EZ15 ,  5J055GX01 ,  5J055GX04 ,  5J055GX05 ,  5J055GX06 ,  5J055GX07

引用特許：

審査官引用 (2件)

• 寄生トランジスタのトリガリングを防ぐ方法および補助回路
  公報種別：公開公報   出願番号：特願平10-184678   出願人：エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ
• ハーフブリッジ回路のための集積化されたドライバ
  公報種別：公表公報   出願番号：特願平9-524127   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ

引用文献：

審査官引用 (1件)

• 「トランジスタ技術 1994年9月号」, 199409, 280頁