特許
J-GLOBAL ID：200903065242610490
定電圧回路
発明者：
,
出願人/特許権者：
代理人 (2件)：
河宮 治
, 石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-107677
公開番号（公開出願番号）：特開2006-285854
出願日： 2005年04月04日
公開日（公表日）： 2006年10月19日
要約：
【課題】 電源の立ち上げ時や、負荷電流が大きく変化した場合にもオーバーシュートを発生させることのない定電圧回路を得る。 【解決手段】 出力電圧Voutが急に低下すると、直ちにNMOSトランジスタM14がオンして、出力電圧制御トランジスタM1のドレイン電流を増加させ、PMOSトランジスタM15のドレイン電流も同じ比率で増加する。PMOSトランジスタM15のドレイン電流はNMOSトランジスタM17のドレイン電流になり、抵抗R5にも同じ電流が流れ電圧降下が発生する。NMOSトランジスタM16のゲート電圧は、NMOSトランジスタM17のゲート・ソース間電圧に抵抗R5の電圧降下分を加えた電圧となる。NMOSトランジスタM16がオンして電流が流れると、NMOSトランジスタM14のゲート電圧が低下しNMOSトランジスタM14のドレイン電圧の低下を抑制するようにした。【選択図】 図1
請求項（抜粋）：
制御電極に入力された制御信号に応じた電流を入力端子から出力端子に出力する出力電圧制御トランジスタと、
所定の第1基準電圧及び第2基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子から出力された電圧の検出を行い、該検出した出力電圧に比例した電圧を生成して出力する出力電圧検出回路部と、
該比例電圧が前記第1基準電圧になるように前記出力電圧制御トランジスタの動作制御を行う誤差増幅回路部と、
を備えた、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路において、
前記誤差増幅回路部は、
前記比例電圧が前記第1基準電圧になるように前記出力電圧制御トランジスタの動作制御を行う第1誤差増幅器と、
前記出力端子からの出力電圧が所定の速度以上で急速に低下すると、所定の時間、前記出力電圧制御トランジスタに対して出力電流を増加させる、前記出力端子から出力された電圧の変動に対して前記第1誤差増幅器よりも応答速度が速い第2誤差増幅器と、
で構成され、
前記第2誤差増幅器は、
制御電極に入力された制御信号に応じて前記出力電圧制御トランジスタの動作制御を行う制御トランジスタと、
一方の入力端に前記第2基準電圧が入力され、他方の入力端の電圧が該第2基準電圧になるように、前記制御トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力端子との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
前記出力電圧制御トランジスタから出力された電流に比例した電流を生成して出力する比例電流生成回路と、
該比例電流生成回路からの出力電流に比例した電流を生成して出力するカレントミラー回路と、
を備え、
前記カレントミラー回路は、前記比例電流生成回路からの出力電流に応じて出力側トランジスタのインピーダンスを変えることにより前記制御トランジスタにおける制御電極の電圧を制御して該制御トランジスタの動作制御を行い、前記第2誤差増幅器の利得を制御することを特徴とする定電圧回路。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5H430BB01
, 5H430BB09
, 5H430BB11
, 5H430EE06
, 5H430FF02
, 5H430FF13
, 5H430GG01
, 5H430HH03
, 5H430JJ03
