特許

J-GLOBAL ID：200903065261887894

横形MOS電界効果トランジスタ

発明者： 酒井 達郎 ,  福満 高雄 ,  谷内 利明 ,  松本 聡
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 高山 敏夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-019993
公開番号（公開出願番号）：特開平7-211917
出願日： 1994年01月19日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 従来の横形MOS電界効果トランジスタに比べて、短いオフセットゲート領域長で高いドレイン耐圧を実現すること。【構成】 基板1の主面上に絶縁層2を介して形成された半導体領域15に、ソース領域3とドレイン領域4と、ソース領域及びドレイン領域間に、ソース領域に接触しているチャネル領域5と、チャネル領域に接触している低不純物濃度のオフセットゲート領域6とが横方向に並置配列されている横形MOS電界効果トランジスタにおいて、オフセットゲート領域は、ドレイン領域4側の不純物濃度が、チャネル領域5側の不純物濃度よりも高くなるように段階的に構成されている複数個の領域を有する横形MOS電界効果トランジスタ。

請求項（抜粋）：

基板の主面上に絶縁層を介して形成された半導体領域に、ソース領域とドレイン領域と、前記ソース領域及びドレイン領域間に、前記ソース領域に接触しているチャネル領域と、前記チャネル領域に接触している低不純物濃度のオフセットゲート領域とが横方向に並置配列されている横形MOS電界効果トランジスタにおいて、前記オフセットゲート領域は、前記ドレイン領域側の不純物濃度が、前記チャネル領域側の不純物濃度よりも高くなるように段階的に構成されている複数個の領域を有することを特徴とする横形MOS電界効果トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/266

FI (2件)：

H01L 29/78 311 G ,  H01L 21/265 M

引用特許：

審査官引用 (3件)

• 特開昭63-114264
  
• 薄膜トランジスタとその製造方法
  公報種別：公開公報   出願番号：特願平4-108031   出願人：セイコーエプソン株式会社
• 特開平4-010660