特許
J-GLOBAL ID:200903065286849717

外部記憶装置コントローラのキャッシュメモリ制御方法

発明者:
出願人/特許権者:
代理人 (1件): 笹岡 茂 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-238027
公開番号(公開出願番号):特開2000-056993
出願日: 1998年08月10日
公開日(公表日): 2000年02月25日
要約:
【要約】【課題】 同時に動作するスレッド数の増減によって動的にセグメントを分割・統合し、無駄なセグメント割当てを防ぎ、スレツドに対するキャッシュヒット性能を向上し、マルチスレッドシステム全体のアクセス性能を向上させる【解決手段】 キャッシュメモリを複数のセグメントに分割し、各セグメントに上位装置から外部記憶装置に対して発行されるリード・ライトコマンドの1ブロック以上のアクセス範囲が連続している各スレッドを割当てる。そして、同時に動作する前記スレッドの数が減少したとき、キャッシュメモリのセグメントの統合を行い、また、同時に動作する前記スレッドの数が増加したとき、キャッシュメモリのセグメントの分割を行う。
請求項(抜粋):
キャッシュメモリを有する外部記憶装置のコントローラのキャッシュメモリ制御方法であって、前記キャッシュメモリを複数のセグメントに分割し、該各セグメントに上位装置から該外部記憶装置に対して発行されるリード・ライトコマンドの1ブロック以上のアクセス範囲が連続している各スレッドを割当て、同時に動作する前記スレッドの数が減少したとき、前記キャッシュメモリのセグメントの統合を行い、各スレッドに対するキャッシュヒット性能を向上することを特徴とするキャッシュメモリ制御方法。
IPC (4件):
G06F 9/46 340 ,  G06F 9/46 360 ,  G06F 12/08 ,  G06F 12/08 320
FI (4件):
G06F 9/46 340 F ,  G06F 9/46 360 C ,  G06F 12/08 W ,  G06F 12/08 320
Fターム (3件):
5B005JJ13 ,  5B005MM11 ,  5B098GD05
引用特許:
審査官引用 (2件)

前のページに戻る