特許

J-GLOBAL ID：200903065385146990

シリアル・デバイスのループバック検査の改良

発明者： パニズ,マイケル・シー ,  ロビンズ,ブラッドフォード・ビー
出願人/特許権者： テラダイン・インコーポレーテッド
代理人 (6件)： 社本 一夫 ,  増井 忠弐 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  大塚 就彦
公報種別：公表公報
出願番号（国際出願番号）：特願2002-554870
公開番号（公開出願番号）：特表2004-525546
出願日： 2001年12月03日
公開日（公表日）： 2004年08月19日
要約：

経済的にしかも完全にシリアル・ポートを検査する計器は、受信機および送信機を用いる。受信機は、シリアル・ポートのTXラインに結合し、シリアル・ビット・ストリームを受け取ることができる。送信機は、シリアル・ポートのRXラインに結合し、シリアル・ビット・ストリームを発生することができる。受信機を送信機に結合し、シリアル・ポートのTXおよびRXライン間にループバック接続を確立する。時間歪み回路およびセレクタが、受信機および送信機間に介挿されている。時間歪み回路は、シリアル・ポートを検査するために、所定量タイミング歪みを付加する。セレクタは、受信機と、アルゴリズム検査信号を供給する直接入力との間で選択を行う。アルゴリズム検査信号は、受信機が受け取る入力シリアル・ビット・ストリームとは別個であり、TXおよびRXラインを独立して検査することが可能である。

請求項（抜粋）：

自動検査システムにおいてシリアル・ポートを検査する回路であって、 入力および出力を有し、シリアル・ポートのTXラインから検査信号を受け取る受信機と、 入力および出力を有し、検査信号を前記シリアル・ポートのRXラインに送信する送信機であって、当該送信機の入力が前記受信機の出力に結合され、ループバック接続を確立する、送信機と、 前記受信機の入力に結合され、前記シリアル・ポートのTXラインの定常状態特性を評価するパラメトリック測定回路と、 を備えた回路。

IPC (3件)：

H04L25/02 ,  G01R31/28 ,  G06F11/22

FI (3件)：

H04L25/02 301K ,  G06F11/22 310Q ,  G01R31/28 M

Fターム (13件)：

2G132AA00 ,  2G132AB01 ,  2G132AD02 ,  2G132AE08 ,  2G132AE11 ,  2G132AE22 ,  2G132AL00 ,  5B048AA04 ,  5B048CC03 ,  5B048DD08 ,  5K029AA18 ,  5K029DD22 ,  5K029KK35

引用特許：

審査官引用 (1件)

• 半導体集積回路及びその検査方法
  公報種別：公開公報   出願番号：特願平11-268978   出願人：松下電器産業株式会社