特許

J-GLOBAL ID：200903065441373139

メモリシステム

発明者： 中尾 良昭
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2005-350478
公開番号（公開出願番号）：特開2007-157234
出願日： 2005年12月05日
公開日（公表日）： 2007年06月21日
要約：

【課題】4値の多値メモリセルのデータを読み出す場合、データがどの値なのかを見極めるために2回の判断を要する。このため、メモリセルの読み出し時間を要する。【解決手段】本発明のメモリシステム1は、多値メモリセルアレイを有するメモリ装置2と、メモリ装置2を制御するコントローラ3と、物理的に同一のメモリセルに対して2回目以降の書込みシーケンスが実施されたかどうかを示す第2ページへの書込み有無情報F2を記憶する書込み有無情報記憶部4とを備え、コントローラ3は、書込み有無情報記憶部4の書込み有無情報F2に従ってメモリ装置2に対する動作シーケンスを変更する。第1ページのデータを読み出す際、第2ページへの書込み有無情報F2が書き込み無しを示しているとき(F2=0)、1回の判断で読み出すことが可能となる。この結果、読み出し時間を短縮することが可能となる。【選択図】図1

請求項（抜粋）：

多値メモリセルアレイを有するメモリ装置と、 前記メモリ装置を制御するコントローラと、 物理的に同一のメモリセルに対して2回目以降の書込みシーケンスが実施されたかどうかを示す書込み有無情報を記憶する書込み有無情報記憶部とを備え、 前記コントローラは、前記書込み有無情報記憶部の前記書込み有無情報に従って前記メモリ装置に対する動作シーケンスを変更するように構成されているメモリシステム。

IPC (3件)：

G11C 16/02 ,  G06F 12/00 ,  G11C 16/04

FI (7件)：

G11C17/00 641 ,  G11C17/00 601E ,  G11C17/00 613 ,  G06F12/00 560A ,  G06F12/00 597U ,  G06F12/00 597Z ,  G11C17/00 622E

Fターム (12件)：

5B060CB00 ,  5B125BA01 ,  5B125BA19 ,  5B125CA01 ,  5B125DA01 ,  5B125DA09 ,  5B125DB19 ,  5B125DD04 ,  5B125EJ08 ,  5B125EK01 ,  5B125FA04 ,  5B125FA05

引用特許：

出願人引用 (1件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-266085   出願人：株式会社東芝