不揮発性半導体メモリ装置の制御方法

発明者： ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-033000
公開番号（公開出願番号）：特開2003-263894
出願日： 1992年03月31日
公開日（公表日）： 2003年09月19日
要約：

【要約】【目的】本発明は、書き込みを行うとともに長寿命化を図ることのできる半導体メモリ装置の制御方法を提供することを目的とする。【構成】 (イ)複数のブロックのそれぞれはメモリセルアレイが実現されている不揮発性メモリチップよりも小さい単位としての消去単位であり(ロ)ホストシステムから指定される論理アドレスを受取るステップ(ハ)論理アドレスをメモリ手段上の物理アドレスに変換するステップ(ニ)論理アドレスに対応する新たなデータが論理アドレスに対応する旧データの総てを変更するものでない場合、この変更されない旧データを書き込み先となる消去済みブロックにコピーするステップ(ホ)新たなデータを書き込み先となる消去済みブロックに書き込むステップ(ヘ)旧データが記録されていたブロックを未使用ブロック群に割り当てるステップ(ト)未使用ブロック群に含まれる未消去ブロックを消去するステップとを含む。

請求項（抜粋）：

複数のページでそれぞれ構成された複数のブロックに分割されたメモリセルアレイを有するメモリ手段を備え、ホストシステムに接続される不揮発性半導体メモリ装置の制御方法であって、前記複数のブロックのそれぞれは前記メモリセルアレイが実現されている不揮発性メモリチップよりも小さい単位としての消去単位であり、前記ホストシステムから指定される論理アドレスを受取るステップと、前記論理アドレスを前記メモリ手段上の物理アドレスに変換するステップと、前記論理アドレスに対応する新たなデータが前記論理アドレスに対応する旧データの総てを変更するものでない場合、この変更されない旧データを書き込み先となる消去済みブロックにコピーするステップと、前記新たなデータを前記書き込み先となる前記消去済みブロックに書き込むステップと、前記旧データが記録されていたブロックを未使用ブロック群に割り当てるステップと、前記未使用ブロック群に含まれる未消去ブロックを消去するステップとを含むことを特徴とする不揮発性半導体メモリ装置の制御方法。

IPC (5件)：

G11C 16/02 , G06F 12/00 510 , G06F 12/00 597 , G06F 12/02 570 , G11C 29/00 601

FI (6件)：

G06F 12/00 510 A , G06F 12/00 597 U , G06F 12/02 570 A , G11C 29/00 601 D , G11C 17/00 601 C , G11C 17/00 601 E

Fターム (15件)：

5B025AD01 , 5B025AD04 , 5B025AD08 , 5B025AD13 , 5B025AE08 , 5B060AA02 , 5B060AA07 , 5B060AA08 , 5B060AA14 , 5B082CA01 , 5B082CA08 , 5B082JA06 , 5L106AA10 , 5L106BB12 , 5L106CC37

引用特許：

審査官引用 (4件)

特開平3-176896
不揮発性半導体メモリ装置
公報種別：公開公報出願番号：特願平4-077940 出願人：株式会社東芝
特開昭62-283496

全件表示

前のページに戻る