半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-042011
公開番号（公開出願番号）：特開2001-283600
出願日： 1994年08月19日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 Vpp系Tr.としてしきい値が低いnチャネルMOSトランジスタのみを用いても待機中の消費電力を少なくすることができ、電源電圧の低減化及び製造コストの低減化等をはかり得るEEPROMを提供すること。【解決手段】半導体基板上にFETMOS構造の電気的書替え可能なメモリセルがマトリクス配置されたメモリセルアレイ1と、メモリセルに消去電圧を印加して消去を行う消去機構と、メモリセルに書込み電圧を印加して書込みを行う書込み機構と、複数個のメモリセル群からなるメモリセルブロックを選択するブロック選択回路7とを備えたEEPROMにおいて、消去及び書込み機構を構成する回路の中で、消去及び書込み電圧が印加されるMOSトランジスタは、基板バイアス電圧,ゲート電圧及びソース電圧が0Vでの条件で弱反転或いは反転状態であり、かつ待機中は全てのブロック選択回路はブロック選択状態となっている。

請求項（抜粋）：

半導体層上に電荷蓄積層と制御ゲートが積層されて構成された電気的書き替えを可能としたメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルのデータを消去するための消去手段と、前記メモリセルにデータを書き込むための書き込み手段と、書き込み電圧を調整する書き込み電圧調整手段と、前記メモリセルのしきい値を測定するためのしきい値検出手段とを備え、所定個数以上のメモリセルのデータを消去し、その後、前記消去されたメモリセルに書き込みを行い、前記書き込みが行われたメモリセルのしきい値を検出してしきい値分布を測定し、所定の分布度数以上のしきい値から書き込み電圧の調整を行うことを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/00 673 , G11C 29/00 603 , G11C 16/02 , G11C 16/06

FI (6件)：

G11C 29/00 673 V , G11C 29/00 603 Z , G11C 17/00 611 E , G11C 17/00 612 E , G11C 17/00 632 C , G11C 17/00 639 Z

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-249957 出願人：富士通株式会社

前のページに戻る