メモリアクセス制御方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤幸男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-144932
公開番号（公開出願番号）：特開平5-313991
出願日： 1992年05月11日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】ページヒットによる効果を損なう、ページミスによるアクセス時間の長時間化を回避することのできるメモリアクセス制御方法を提供する。【構成】上位アドレスと下位アドレスを設定してメモリ5をアクセスし、さらに、同一の上位アドレスで連続的にアクセスが繰返される場合、上位アドレスの設定を省略する場合において、メモリ5のアクセスの停止を監視するタイムアウト回路6を用意し、タイムアウト回路6がアクセスの停止を検出した場合、新たな上位アドレスが出力される前に、この上位アドレスの設定をメモリ5に指示する上位アドレス設定信号を有効に設定する。

請求項（抜粋）：

上位アドレスを設定した後、下位アドレスを設定し、アクセス位置を特定するメモリをアクセスする場合において、前記上位アドレスを監視し、同一の当該上位アドレスが出力されている間は、前記メモリに対して、新たな当該上位アドレスの設定を省略して、過去に設定された当該上位アドレスを保持して、前記下位アドレスのみの設定により前記メモリのアクセスを実行し、一定時間継続して前記アクセスが停止した場合、前記上位アドレスの保持を解除して、新たな前記上位アドレスが出力される前に、当該上位アドレスの設定を前記メモリに指示する、上位アドレス設定信号を有効に設定することを特徴とするメモリアクセス制御方法。

引用特許：

審査官引用 (2件)

情報処理装置
公報種別：公開公報出願番号：特願平4-013267 出願人：四国日本電気ソフトウェア株式会社
特開平3-160690

前のページに戻る